登录
首页 » VHDL » 基于单片机与CPLD的 等精度频率计,VHDL语言

基于单片机与CPLD的 等精度频率计,VHDL语言

于 2022-11-25 发布 文件大小:263.82 kB
0 100
下载积分: 2 下载次数: 1

代码说明:

基于单片机与CPLD的 等精度频率计,VHDL语言-Based on SCM and CPLD

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • a good use of the Verilog Programming cpu procedures, we must make good use of.
    一个很好的利用verilog编程实现的cpu程序,一定要好好利用。-a good use of the Verilog Programming cpu procedures, we must make good use of.
    2023-03-28 18:35:03下载
    积分:1
  • SHUMAGUAN
    说明:  FPGA 点亮数码管的灯,本例程支持6位数码管,因为我的FPGA开发板是这样子的(The lamp of digital tube illuminated by FPGA)
    2020-06-18 10:20:02下载
    积分:1
  • ConvolutionWithViterbiDecoding
    QPSK调制下的(5,7)卷积码的编码和维特比译码与BPSK调制下(5,7)卷积码的编码和维特比译码的BER特性(QPSK modulation under (5,7) convolutional code encoding and Viterbi decoding and BPSK modulation (5,7) convolutional code encoding and Viterbi BER characteristic)
    2020-12-12 20:09:15下载
    积分:1
  • iic
    说明:  通过iic总线实现数据的读和写,以及基于的modelsim测试。(Through the iic bus to achieve data reading and writing,and based on the modelsim test.)
    2019-10-08 15:04:32下载
    积分:1
  • moore-FSM
    该程序描述并且模拟和实现了了一个摩尔有限状态机的功能和作用(The program describes the simulation and the function and role of a mole finite state machine)
    2013-05-10 10:27:09下载
    积分:1
  • i2c
    说明:  I2C完整代码,可综合,可仿真,已经过验证(I2C code can been syn and simulation ,veritify)
    2021-02-26 13:11:46下载
    积分:1
  • 篮球24秒可控计时器设计
    用VHDL语言设计篮球24秒可控计时器功能说明:1.具有24秒计时、显示功能;              2.设置外部按键,完成清零、暂停、恢复控制;              3.24秒倒计时,时间间隔为1s;               4.时间到后发出报警信号,并在3s后解除。
    2022-05-28 22:06:17下载
    积分:1
  • 一个简单的总线bus代码,初学者可以借鉴学习
    一个简单的总线bus代码,初学者可以借鉴学习-A simple bus-bus code, beginners can learn to learn
    2022-04-24 12:38:35下载
    积分:1
  • 使用 fpga 斯巴达在 xilinx 的 SD 卡
    它工作斯巴达。 使用 xilinx ise 在斯巴达 6e 效果很好
    2023-08-23 20:20:04下载
    积分:1
  • UART
    说明:  使用FPGA的FIFO,状态机,乒乓操作等实现了异步UART。(The use of FPGA-FIFO, state machine, ping-pong operation to achieve the asynchronous UART.)
    2008-10-09 15:59:20下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载