网站首页

这时一个数字钟的VHDL程序，有计时、校时、整点报时功能，很适合做EDA设计之用...

于 2022-05-22 发布文件大小:1.41 kB

 0  46

下载积分: 2 下载次数: 1

我要下载

代码说明：

这时一个数字钟的VHDL程序，有计时、校时、整点报时功能，很适合做EDA设计之用-When a digital clock in VHDL procedures, time, school hours, the whole point timekeeping function, it is suitable for use in EDA Design

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

adaptive
这是基于MATLAB编程实现自适应滤波器，并在XILINX的FPGA上硬件可实现的模型文件(This is based on the MATLAB programming adaptive filter, and the XILINX' s FPGA hardware can be a model document)

2009-06-24 13:26:32下载

积分：1
VHDL 编写的RAM例子
VHDL 编写的RAM例子-RAM prepared VHDL example

2023-03-23 05:20:03下载

积分：1
8-fft
FFT 8 PT RDX 2 USING VERILOG

2014-03-31 02:35:31下载

积分：1
modelsim_ug
Mentor Graphics ModelSim User s Guide Software v6.3g

2010-04-18 13:30:25下载

积分：1
用于视频图像编码的8×8DCT变换，可用于MPEG4.H263等VHDL编程
用于视频图像编码的8×8DCT变换，可用于MPEG4.H263等VHDL编程-For video images encoded 8 × 8DCT transform, can be used to MPEG4.H263 such as VHDL Programming

2022-03-17 09:22:10下载

积分：1
PWM
通过一个计数器来实现输出信号的占空比要求，可以将duty_cycle分配到拨码开关上,LED分配到发光二极管上,然后调节拨码开关,即可看到LED的亮度发生变化.(The duty cycle of the output signal can be assigned to the dial switch by a counter, and the LED can be assigned to the light emitting diode. Then the brightness of the LED can be seen by adjusting the dial switch.)

2020-06-16 13:20:02下载

积分：1
数字钟
数字钟(Digital clock)

2018-02-27 21:34:28下载

积分：1
n_bit_paralleLoadShiftRegJK
n_bit_paralleLoadShiftRegJK

2017-11-17 17:27:49下载

积分：1
FPGA的存储器代码的VHDL,verilog描述及测试代码
FPGA的存储器代码的VHDL,verilog描述及测试代码-FPGA memory code VHDL, verilog description and test code

2022-06-01 08:26:45下载

积分：1
基于单片机与CPLD的等精度频率计，VHDL语言
基于单片机与CPLD的等精度频率计，VHDL语言-Based on SCM and CPLD

2022-11-25 20:35:03下载

积分：1

696522资源总数
104042会员总数
18今日下载

这时一个数字钟的VHDL程序，有计时、校时、整点报时功能，很适合做EDA设计之用...

0 个回复

热门标签

热门下载