-
beipin_test
实现任意倍数的倍频,帮助大家解决VHDL倍频问题,(The realization of arbitrary multiples of the octave, octave VHDL help people solve problems,)
- 2021-03-24 17:19:14下载
- 积分：1
-
ad9467_config1
说明： 采用Verilog编写AD9467配置文件(Using Verilog to write ad9467 configuration file)
- 2020-07-03 15:40:02下载
- 积分：1
-
timblogiw
timblogiw.c timberdale FPGA LogiWin Video In driver.
- 2015-04-21 10:34:21下载
- 积分：1
-
Verilog_HDLjiaocheng
Verilog HDL教程
什么是Verilog HDL？
Verilog HDL 硬件描述语言(What is a Verilog HDL tutorials Verilog HDL? Verilog HDL hardware description language)
- 2009-06-15 21:44:11下载
- 积分：1
-
veriloge计算
1.設計一計數器，計算輸入信號（pulse）的高準位有多少個時脈週期，並將計數結果輸出至（cnt_value）。2.使用hw1_tb.v當Top level Testbench 。3.注意cnt_value只能在每次輸入信號（pulse）負緣後變化一次。
- 2022-02-28 22:23:43下载
- 积分：1
-
clk_generator
时钟分频代码，PWM产生 RTL 源代码。(clock divider，PWM generator RTL Source Code)
- 2013-08-18 09:29:42下载
- 积分：1
-
YCbCr2RGB
RGB 与YCbCr 颜色空间可以相互转化(RGB and YCbCr color space can be transformed into each other)
- 2016-05-01 11:11:43下载
- 积分：1
-
Farrow
说明： matlab代码，利用Farrow结构设计分数延时滤波器，滤波器阶数和个数可分别进行设置，利用最大最小准则近似。(Matlab code, using Farrow structure design fractional delay filter, filter order and number can be set separately, using the maximum and minimum criterion approximation.)
- 2021-03-28 22:29:11下载
- 积分：1
-
UART的FPGA实现方式
在大规模电路的设计中广泛采用层次化结构化的设计方法。它将一个完整的硬件设计任务从系统级开始，划分为若干个可操作的模块，编制出相应的模型并进行仿真验证，最后在系统级上进行组合。
这样在提高设计效率的同时又提高了设计质量， 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-01-25 16:08:01下载
- 积分：1
-
verilog HDL程序设计开发实验
最详细的verilog实例集合，快速入门到精通。作为实验指导教程，本教程分为两大部分：FPGA硬件系统基础verilog实验和高级接口控制设计实验。对于初学者可以很快的入门。对于曾经接触过FPGA者，可以直接接触后面比较复杂的接口控制实例。
- 2022-08-12 16:09:36下载
- 积分：1
