-
hdl_adder
说明： MATLAB to HDL Code conversion
- 2020-06-17 12:40:01下载
- 积分：1
-
polynomial_compute
说明： 我自己当初用来求解arctan 暂时没有搞成ip形式 搞好了还要传git 这个代码还没有搞好，因为急需要下载东西 如果感兴趣可以联系我 邮件(this is a not full wrappered code very crude use chebyshev to caculate arctan function i m urgent to download a model from pudn so i do this.)
- 2019-05-31 23:25:00下载
- 积分：1
-
lpddr2
LPDDR2 SDRAM memories compliant to JEDEC JESD209-2.
- 2015-05-11 20:57:21下载
- 积分：1
-
verilog
基于QUATEUS2的设计一个8位频率计verilog语言编程(The design is based QUATEUS2 an 8-bit frequency counter verilog programming language)
- 2011-12-01 20:19:48下载
- 积分：1
-
claa
vhdl code for carry lookahead addder
- 2014-02-05 00:26:26下载
- 积分：1
-
ADC-Parameter
外部ADC采集数据，存为数组文件。通过程序读入，然后即可求出ADC的SNR、SINAD、THD、ENOB等。(External ADC data collection, stored as an array of documents. Read through the program, then the ADC SNR, SINAD, THD, ENOB can be calculated.)
- 2021-03-15 21:39:22下载
- 积分：1
-
信号发生器
说明： 一个vivado和matalab混合编程的信号发生器，注意要把vivado里面的核文件路径改一下(A signal generator with mixed programming of vivado and matalab, pay attention to changing the path of the core file in vivado)
- 2019-06-18 10:34:09下载
- 积分：1
-
基于FPGA的电子琴/音乐播放器
1、可以直接使用；
2、verilog编程；
3、可实现16X16矩阵键盘的按键输入；
4、可以播放音乐《梁祝》；
5、可以弹琴；
6、可以播放历史记录的按键值；
7、数码管可以实时显示按键值，播放音乐是也可以显示音符。
- 2022-07-01 18:55:46下载
- 积分：1
-
lcd
1602是目前最常用的显示器件，本例是通过verilog 代码实现1602的显示(1602 display)
- 2011-01-04 14:10:31下载
- 积分：1
-
ARM-Verilog-HDL-IP-CORE
ARM处理器的IP核，用verilog编写的，对处理器和相关的CPU架构知识有很大帮助。(ARM processor IP core, written in verilog processor and CPU architecture knowledge.)
- 2020-09-21 10:27:52下载
- 积分：1
