登录
首页 » Verilog » CNA总线协议控制器Verilog

CNA总线协议控制器Verilog

于 2022-05-26 发布 文件大小:33.36 kB
0 175
下载积分: 2 下载次数: 1

代码说明:

This CAN Controller was tested with the Bosch VHDL Reference Model and passed all the tests. Because of the licensing issue it can not be published on the Opencores web site. The Can Controller was also implemented in real HW (12 boards were constantly talking to each other). The included test bench is not a real test bench and should be improved. However a volunteer is needed for such a job. I can provide some help but am not willing to write it by myself.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的等精度计频器
    资源描述 本设计中可以实现测量周期,测量方波的占空比,被测范围1Hz-100MHz。相对误差小于0.001%. 可以测方波、正弦波等波型。同时还有上下左右按键控制显示
    2022-03-29 07:43:32下载
    积分:1
  • 串口FIFO接口设计
    本设计基于RS232进行了一个串口模块的设计,另外把一个FIFO加入其中,使得串口可以通过先进先出的模式进行数据的传输。
    2022-02-06 07:50:32下载
    积分:1
  • nios_ruanhe_spi_3
    这是我自己写的一个摄像头数据存储SD卡程序,quartus的verilog编写,摄像头采用自己添加的外设接口,数据采用dma采集,SD用的是软件自带的SPI内核以及znFAT的文件系统。帧率我没有测,有兴趣的可以测测,初学者可以参考学习,写的代码有点乱,如果有不懂的可以和联系。(This is what I wrote it myself a camera, SD card data storage program, quartus the verilog write, add their own camera with peripheral interfaces, data acquisition using dma, SD with the software that comes with SPI znFAT kernel and file system. I did not measure the frame rate, are interested can Cece, beginners can refer to the study, wrote the code a bit messy, if there do not understand can contact)
    2015-09-18 11:39:07下载
    积分:1
  • chap12
    《Verilog HDL 程序设计教程》9("Verilog HDL Design Guide" 9)
    2007-07-01 16:33:31下载
    积分:1
  • 32FIRVHDL
    基于FPGA的32阶FIR数字滤波器设计 源程序。设计使用了并行乘法器,运行速度更快,占用内存更小,延迟更小。 (32 order FIR digital filter based on FPGA design source program. Design USES parallel multiplier, faster and less memory, less delay.)
    2014-05-12 21:11:19下载
    积分:1
  • unit5
    低频数字式相位测量仪 使用的VHDL语言,在MUXPLUS2环境下使用! (digit hpase detecter use for low-frequence)
    2010-05-07 17:00:35下载
    积分:1
  • cordic
    实现可连续输入数据做三角函数变换处理,通过verilog代码实现,(It realizes triangular function transformation for continuous input data.)
    2020-06-21 22:40:01下载
    积分:1
  • FPGA数码管显示秒表实验
    说明:  FPGA数码管显示秒表实验 三种方法实现: 方法一: 对秒计数,得到(秒显示)0~9, 对(秒显示)计数,得到(分秒显示)0~5, 对(分秒显示)计数,得到(分钟显示)0~5, 注意进位时机 方法二: 对秒计数,得到(秒显示)0~9 对秒计数,得到(分秒显示)0~5 对秒计数,得到(分钟显示)0~5 方法三: 只对秒计数,分别取模 %60得到分钟显示 ************************ 余数%10得到分秒显示 (据说)取模运算占资源!!!!(也能接受?好像...) 再剩下的余数为秒显示 ************************(Experiment of Digital Tube Display Stopwatch Based on FPGA Three ways to achieve)
    2020-06-22 04:40:02下载
    积分:1
  • sumador 4 位空格 de 2 numeros hexadecimales con resultado en 十进制 en 联合国显示德 7 segmentos 语言
    电路建模在总和 2 的 4 位十六进制的数字,将结果转换为十进制数和显示上 7 分割数据的语言。
    2022-03-03 02:22:21下载
    积分:1
  • 异步FIFO verilog源码及testbench
    异步FIFO,包括测试代码,可直接使用,测试时使能读写命令winc和rinc信号恒为1,测试其读写能力。
    2022-01-27 23:33:15下载
    积分:1
  • 696518资源总数
  • 105908会员总数
  • 30今日下载