登录
首页 » Verilog » w25q80 spi flash的通用读写模块

w25q80 spi flash的通用读写模块

于 2022-05-26 发布 文件大小:6.62 MB
0 197
下载积分: 2 下载次数: 3

代码说明:

//功能描述 //这是一个spiflash的控制程序 //写选择和读选择一样时为空操作 //写选择为1并且读选择为0时使用写模式,写模式下有数据命令的选择 //写选择为0并且读选择为1时使用读模式 //命令和数据的输入都是使用data_in //地址的输入是使用addr //目前能使用的只有写入8位的命令(通过data_in),写入数据(通过addr和data_in),读出8位数据(addr和data_out) //使用时不用检测忙位,模块会自动进行检测 //当完成读或者写时信号spifl_over会出现上升沿 //DO、Dio、cs、spi_clk_out对应spiflash的端口

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 交通灯 verilog
    有限状态机的交通灯控制,整个项目为工作从 xilinx,ISE 设计套件中添加和配置用于在斯巴达 3,从 digilent 的 nexys 2,具有每个归档文件和项目文件,适合两路交通灯号,交通和行人的要求的传感器。
    2022-03-21 16:28:42下载
    积分:1
  • 基于Basys3的贪吃蛇小游戏
    基于Basy3的贪吃蛇小游戏,实现了相关功能。(Snake Eating Game Based on Basy3)
    2021-03-10 20:39:26下载
    积分:1
  • S02《Artix7修炼秘籍》MIG_DDR内存应用
    说明:  artix 7系列 fpga mig ddr3应用教程(Artix 7 Series FPGA MIG DDR3 Application Tutorial)
    2020-03-22 12:58:39下载
    积分:1
  • ADC
    AD转换的Matlab程序,将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率),然后由定时器/计数器获得数字值(AD conversion of the Matlab program, the input voltage is converted into a time (pulse width signal) or a frequency (pulse frequency), and then to obtain a digital value by the timer/counter)
    2012-12-18 11:01:40下载
    积分:1
  • ch8_1
    8选1程序,是利用vhdl编写的,自己弄得还能用,上传下(8 Select a program is written using vhdl, allowed herself can use to upload the next)
    2010-06-20 13:36:42下载
    积分:1
  • key_xiaodou
    说明:  该资料是用vhdl编写的按键消抖程序,按键消抖在使用按键的数字电路中非常重要,如果不对按键信号进行处理,有可能会出现大量错误的按键信号。文件key_xd.vhd是按键消抖程序,文件key_xd.vwf是仿真波形文件。该程序已经通过仿真测试,并且在电路板上调试通过,效果理想。(The information is written in the key consumer vhdl shaking procedures, key consumer shaking in digital circuits using the buttons is very important, if not key signal processing, there may be a lot of the wrong button signal. File key_xd.vhd is key consumer shake procedure is the simulation waveform file key_xd.vwf file. The program has been tested by simulation and debugging in circuit board by, the results are satisfactory.)
    2010-04-26 16:13:57下载
    积分:1
  • ddr2_controller
    DDR2控制器设计原码,可以在FPGA上测试通过,并对外部的ddr memory进行读写访问.(DDR2 controller design of the original code, can be tested through the FPGA, and external ddr memory read and write access.)
    2010-02-23 09:16:50下载
    积分:1
  • 原创verilog_16bit_risc_cpu,带相关PPT和testbench
    原创verilog_16bit_risc_cpu,带相关PPT和testbench尚未进行冲突处理,代码还比较简单,方便新人学习,毕竟处理冲突后代码将会复杂很多。 继续关注我吧! 等我做好优化和冲突处理后,还会放出来,现在已经想好思路了,就差通宵敲代码和调试了。 给我动力,我就可以翱翔蓝天!
    2022-01-26 02:40:38下载
    积分:1
  • Huffman-Decoder-master
    用verilog编写的huffman解码程序(huffman decoder verilog)
    2017-12-06 15:31:44下载
    积分:1
  • ADV7180
    files describe how to configure an ADV7180
    2010-03-17 22:49:23下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载