-
zhinengchezaishipingxitong
设计了车载视频显示系统，设计了基于FPGA系统结构的车载视频显示电路板，利用FPGA显示视频控制，采集通道时许控制等。(The on-board video display system design, design the system structure based on FPGA video shows the circuit board, using the FPGA show video control, acquisition channel make control, etc
)
- 2011-12-08 15:37:21下载
- 积分：1
-
用于测试ACEX1k30的流水灯程序，晶振频率为20mhz。运行环境Maxplus2...
用于测试ACEX1k30的流水灯程序，晶振频率为20mhz。运行环境Maxplus2-for testing the water ACEX1k30 lights procedures, the frequency of 20MHz crystal oscillator. Operating environment FLEX10K
- 2023-03-02 14:05:03下载
- 积分：1
-
HDL编程风格，很有用,希望对大家有所帮助。
HDL编程风格，很有用,希望对大家有所帮助。-HDL programming style, very useful, we want to help.
- 2023-04-10 16:30:03下载
- 积分：1
-
using_memory_allocation_mger
vmm primer的使用使用文档，和之前vmm primer源代码配套使用！(vmm the primer use of the use of the document, and before supporting vmm the primer the source code to use!)
- 2012-12-23 22:43:30下载
- 积分：1
-
电子打铃器
在max plus 2 下编译通过
电子打铃器
在max plus 2 下编译通过-electronic bell playing for the max plus 2 under through compiler
- 2022-02-20 12:08:25下载
- 积分：1
-
看中国
这是Verilog语言的if else 语句的优化，不同的写法，编译出来，结果会有很多不同。请大家自己斟酌。-see the Chinese
- 2022-04-23 18:03:23下载
- 积分：1
-
周立公Verilog
关于verilog的知识点和关键点的总结(Summary of knowledge points and key points of Verilog)
- 2020-07-01 22:20:02下载
- 积分：1
-
vhdl,无进位同步计数器，完成6进制加，输出6进制序列数
vhdl,无进位同步计数器，完成6进制加，输出6进制序列数-vhdl, non-binary synchronous counter to complete the six binary Canada, output 6, the number of binary sequences
- 2022-09-12 08:25:03下载
- 积分：1
-
seven-voting
用verilog 语言实现七人投票表决器(verilog seven voting)
- 2020-09-24 10:57:48下载
- 积分：1
-
Verilog_code_for_AWGN
说明： verilog实现awgn信道噪声的代码，支持可变的信噪比。利用移位寄存器来实现伪随机序列。(verilog code for implementation of awgn channel noise. support variable snr. use LSFR to implement the pseudo random sequence. )
- 2021-01-14 16:48:47下载
- 积分：1
