-
capture-using-SCCB-and-FPGA
利用SCCB和FPGA实现视频采集的论文，对相关开发人员具有很强的参考价值！
(FPGA implementation using the SCCB and video collection of the papers, the relevant developer has a strong reference value !
)
- 2013-09-29 15:37:52下载
- 积分：1
-
cla - Copy
说明： ADDER USING VERILOG ADDER WITH VERILOG VERILOG ADDER
- 2019-03-19 01:35:37下载
- 积分：1
-
DDR_SDRAM_verilog
说明： DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的(DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good)
- 2021-03-13 16:39:24下载
- 积分：1
-
FPGA_four_num_code_lock
说明： 基于EasyFPGA030的四位数字密码锁。(Based on the four-digit lock EasyFPGA030.)
- 2010-04-29 15:16:29下载
- 积分：1
-
seven_persons
自己写的7人表决器的verilog程序，实现4人以上通过则通过的功能。(Seven people to write their own voting machine verilog program to achieve four or more people pass through function.)
- 2013-08-10 07:15:06下载
- 积分：1
-
LED blinker : LED1 blink every second, LED2 blink every minute
与Xilinx spartan6评估委员会结合的小型项目示例。
- 2023-02-03 21:50:03下载
- 积分：1
-
lowpass
低通滤波器（由matlab和simulink两种方法实现）源文件及图片示例(Low-pass filter) source file and photo examples (by the two methods matlab and simulink)
- 2013-03-13 18:36:40下载
- 积分：1
-
shengyinchuli
通过matlab对于声音进行处理，实现FFT，均值，方差，中值滤波，自相关分析，白噪声等处理(Matlab sound processing, FFT, mean, variance, median filtering, autocorrelation analysis, white noise and processing)
- 2021-03-01 22:29:34下载
- 积分：1
-
VHDL实现的超前进位加法器
VHDL实现的超前进位加法器-the VHDL-ahead Adder
- 2022-02-26 07:08:05下载
- 积分：1
-
DE2 115 BCD 3 位数计数器
在这个项目中我们使用 DE2 115 板上显示每次通过转移在左边按下某个键滚动你好。
这种架构使用管道和多路复用器
- 2022-01-26 08:10:34下载
- 积分：1
