登录
首页 » VHDL » 本文描述了fpga中的亚稳态时如何产生的,以及如何计算亚稳态的平均无故障时间。对了解亚稳态有帮助。...

本文描述了fpga中的亚稳态时如何产生的,以及如何计算亚稳态的平均无故障时间。对了解亚稳态有帮助。...

于 2022-06-01 发布 文件大小:547.95 kB
0 112
下载积分: 2 下载次数: 1

代码说明:

本文描述了fpga中的亚稳态时如何产生的,以及如何计算亚稳态的平均无故障时间。对了解亚稳态有帮助。-This paper describes the sub-fpga how the steady state, as well as how to calculate the metastable MTBF. The understanding of metastable helpful.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL呼吸灯程序,VHDL学习例程
    本代码绝对真实可靠,VHDL语言写的FPGA呼吸灯。大家可以参考学习,对于VHDL入门还是很有帮助的。库 ieee ; 使用 ieee.std_logic_1164.all ; 使用 ieee.std_logic_arith.all ; 使用 ieee.std_logic_unsigned.all ;已通过编译,已实现呼吸灯功能。 
    2022-01-28 14:25:55下载
    积分:1
  • digital_clock
    说明:  数字钟通过verilog实现,并且支持Modelsim仿真,通过实验验证(The digital clock is implemented by Verilog and supports Modelsim simulation)
    2020-06-18 05:00:02下载
    积分:1
  • DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。...
    DDR SDRAM控制器verilog代码及中文说明文档,对DDR开发很有用的哈。-Verilog source code for DDR SDRAM controler design,including guide book in chinese.
    2022-03-10 08:09:15下载
    积分:1
  • rams
    说明:  combinatorial modules
    2019-04-13 19:41:21下载
    积分:1
  • 用VHDL硬件描述语言实现的对FPGA(Cyclone II)的配置的VHDL源代码。...
    用VHDL硬件描述语言实现的对FPGA(Cyclone II)的配置的VHDL源代码。-VHDL hardware description language for FPGA (Cyclone II) configurations VHDL source code.
    2022-07-11 15:27:50下载
    积分:1
  • 简易数字信号分析仪(眼图)
    采用VHDL语言编写,此题为全国大学生电子设计竞赛题目,产生一个伪随机信号,并用时钟提取模块提取时钟,最终能在示波器上获得眼图,验证实验结果。此程序已经经过本人亲自验证,完全可用,可用于电赛培训之中。
    2022-07-22 14:59:00下载
    积分:1
  • identify_F-201109A_release_notes
    identify在线调试手册,主要讲了FPGA怎样在线调试文档(identity actel edition tool set release notes)
    2012-02-02 15:53:38下载
    积分:1
  • ppm解码器
    说明:  使用verilog实现ppm解码器,功能仿真通过,附设计说明,THU微纳电子系ic设计课大作业。(a ppm decoder written in VerilogHDL, a design document is available)
    2020-11-26 20:09:31下载
    积分:1
  • DE2 development company for the altera board SD_Card_Audio examples
    用于altera公司DE2开发板上SD_Card_Audio的实例-DE2 development company for the altera board SD_Card_Audio examples
    2022-12-25 12:55:03下载
    积分:1
  • MIPS32 的 ALU 设计
    这是 MIPS32 设计的一部分,它是面向 FPGA。它已经过测试与系统的 verilog,通过所有考试。它实现了几个 instrucctions。和它是河津 fot 计时员。它 implemets 逻辑和 aritmetics instruccions,它已被写入 VHDL 中。
    2022-11-21 20:05:03下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载