登录
首页 » VHDL » 4x4 electronic locks central control system. Six input control.

4x4 electronic locks central control system. Six input control.

于 2022-02-10 发布 文件大小:139.38 kB
0 111
下载积分: 2 下载次数: 1

代码说明:

4X4电子密码锁的中央控制系统。控制6位输入。-4x4 electronic locks central control system. Six input control.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 详细介绍了VHDL的28个程序。从简单到复杂。介绍详细
    详细介绍了VHDL的28个程序。从简单到复杂。介绍详细-Details of the 28 procedures VHDL. From simple to complex. Detailed introduction
    2022-07-24 10:14:53下载
    积分:1
  • VHDL tutorial for beginning learner
    VHDL tutorial for beginning learner
    2022-03-03 00:20:33下载
    积分:1
  • pipeline_FPGA
    FPGA流水线设计的资料,可以作为学习FPGA开发并行操作的一个经典教材,具有很好的指导作用。(FPGA pipeline design information can be developed as a learning FPGA parallel operation of a classic textbook, has a good guide.)
    2011-07-02 12:00:57下载
    积分:1
  • AES 128 Crypto Core
    Mini AES Advanced Encryption Standard (AES) implementation with small area/resources utilization. Features - Encryption and Decryption unit in single core.
    2023-01-28 07:05:04下载
    积分:1
  • AD9250 204b Verilog源码
    说明:  AD9250是一款双通道14位ADC,最高采样速率250 MSPS,JESD204B Subclass 0或Subclass 1编码串行数字输出(The ad9250 is a dual channel 14 bit ADC with a maximum sampling rate of 250 MSPs and jesd204b sub class 0 or sub class 1 coded serial digital output)
    2021-04-14 11:01:55下载
    积分:1
  • 对于Spartan 3E VGA控制器
    资源描述VGA视频图形阵列(VGA)接口是一三排15针de-15连接器。15针VGA接口是许多视频卡,发现电脑显示器,以及一些高清晰度电视机。在笔记本电脑或其他小型设备,迷你VGA端口有时用于全尺寸的VGA接口的地方。
    2023-02-07 09:40:03下载
    积分:1
  • 04_led_test
    说明:  FPGA控制外边led,并实现跑马灯等多种效果,用户可以自行控制(FPGA control outside led)
    2020-06-16 09:40:02下载
    积分:1
  • CD1_MT9V034_RAW_TRANS
    基于FPGA的UDP网络图像传输实验,FPGA完成了MT9V034的RAW图像采集缓存,NIOS完成了图像的UDP封包,DM9000芯片完成了MAC和PHY的功能。(Based on the UDP FPGA network image transmission experiment, FPGA completed the RAW MT9V034 image acquisition cache, NIOS completed the image of the UDP packets, DM9000 chip MAC and PHY completed the function.)
    2016-07-13 10:11:46下载
    积分:1
  • 对于一个扫描程序的编写进行VHDL开发环境
    maxplus2为开发环境 vhdl编写的 扫描 程序-maxplus2 VHDL development environment for the preparation of a scanning program
    2022-03-14 13:51:23下载
    积分:1
  • zobrazenie_16_bit_cisla_paralel
    16 bit switch input view in hexa format on 7seg display
    2013-08-16 00:50:49下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载