网站首页

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...

于 2022-06-02 发布文件大小:37.29 kB

 0  147

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024-The use of VHDL language design a divider, input CLK, the output respectively, CLK1, CLK8, CLK256, CLK1024

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

2022-05-01 00:03:25下载

积分：1
16x2液晶显示驱动设计的FPGA。
16X2液晶显示屏的FPGA显示驱动设计。-16x2 LCD display driver design of the FPGA.

2022-02-27 02:16:22下载

积分：1
writereadflash
这个是用VHDL实现FPGA对FLASH的读写。(This is achieved using VHDL FLASH FPGA to read and write.)

2013-07-14 22:06:38下载

积分：1
telephone-cost-metering
该程序用来实现电话计时以算取费用，比较简单(telephone cost metering verilog code)

2013-11-03 19:45:00下载

积分：1
cyc2_cii5v1
这是1C6开发板上元件的具体资料。此开发板有掉电不丢失程序的功能，就是靠着几个芯片(development board components specific information. This development board is not lost restart procedures, it was relying on a few chips)

2007-02-15 10:22:14下载

积分：1
DE2
基于DE2的视频电话部分源码，实现了视频图像采集，VGA显示，局域网通讯等功能-DE2-based video telephony part of the source code to achieve the video image capture, VGA display, LAN communications function

2022-04-18 21:55:17下载

积分：1
用VHDL实现十六位移位乘法器才有移位相加法来实现
用VHDL实现十六位移位乘法器才有移位相加法来实现-Use VHDL to achieve 16-bit shift multiplier shift only the sum of law to achieve

2022-04-17 17:23:11下载

积分：1
VHDL development of the baseball game, in QuartusII environment compiler, apply...
用VHDL开发的棒球游戏，可以在QuartusII环境下编译，适用于各种FPGA开发板。-VHDL development of the baseball game, in QuartusII environment compiler, apply to all FPGA development board.

2023-04-04 12:25:03下载

积分：1
手机号码归属地查询,代码详尽，简单易懂，欢迎使用！
手机号码归属地查询,代码详尽，简单易懂，欢迎使用！-hello!welcome to my code !thank you !

2022-01-27 16:05:17下载

积分：1
VerilogHDL课件，老师现在正拿这个上课
VerilogHDL课件，老师现在正拿这个上课-VerilogHDL courseware, teachers are now using this class

2022-05-25 16:25:07下载

积分：1

696518资源总数
106174会员总数
31今日下载

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...

0 个回复

热门标签

热门下载