网站首页

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...

于 2022-06-02 发布文件大小:37.29 kB

 0  118

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024-The use of VHDL language design a divider, input CLK, the output respectively, CLK1, CLK8, CLK256, CLK1024

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

CPU-master
说明： misp，五级流水源码，实现一个建议的cpu(Misp, five-stage flow source code, implementation of a recommended CPU)

2020-06-16 00:00:07下载

积分：1
Center
使用Xilinx3S400开发的钢板检测算法中心化算法，通过测试。(a vhdl-program use Xilinx3S400)

2009-04-12 22:09:45下载

积分：1
LS-versus-MMSE
这是基于MIMO-OFDM的同步算法研究的源程序。本程序采用的极大似然估计的方法。(This is based on MIMO-OFDM synchronization algorithm source code. The program uses the method of maximum likelihood estimates. )

2012-12-13 15:32:49下载

积分：1
用VHDL语言编写的一个16分频器，也在修订过程中任意2…
利用VHDL语言编写的一个16分频器，另外可以在程序中修改为任意2N的分频器-use VHDL prepared a 16 dividers, Also in the revision process to be arbitrary 2 N Divider

2023-05-20 12:30:04下载

积分：1
大唐电信的FPGA设计经验，内部资料，详细完整，很有参考价值...
大唐电信的FPGA设计经验，内部资料，详细完整，很有参考价值-Datang Telecom

2022-03-04 13:47:05下载

积分：1
VGA_Controller
用以VGA显示的小程序，很实用，挺有价值的(VGA display for a small program, very practical, quite valuable)

2013-07-24 08:58:24下载

积分：1
CPU的VHDL设计代码
应用背景VHDL ；CPU设计...................................................................................................................................................................................................................................................................................................................................................................关键技术VHDL ；CPU设计...................................................................................................................................

2022-05-20 23:07:58下载

积分：1
xilinx xc9572 cpld 实现的伺服电机控制器，电机控制输出，和增量编码器读取。...
xilinx xc9572 cpld 实现的伺服电机控制器，电机控制输出，和增量编码器读取。-Xilinx xc9572 cpld achieve servo motor controller, motor control output, Incremental encoder and the reader.

2022-07-13 06:40:13下载

积分：1
检测上升沿的verilog程序，有验证程序，可用synplify验证
检测上升沿的verilog程序，有验证程序，可用synplify验证-Detection of rising edge of the Verilog procedures, there is the verification process can be used to verify Synplify

2022-01-31 05:33:02下载

积分：1
2位并行加法器初学者必看初步了解FPGA
2位并行加法器初学者必看初步了解FPGA-two count

2023-07-28 14:05:03下载

积分：1

696518资源总数
105547会员总数
4今日下载

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...

0 个回复

热门标签

热门下载