网站首页

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...

于 2022-06-02 发布文件大小:37.29 kB

 0  135

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024-The use of VHDL language design a divider, input CLK, the output respectively, CLK1, CLK8, CLK256, CLK1024

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

can-lite-vhdl-master
CAN VHDL Code. Behavioral implementation of CAN bus interface.

2021-01-19 21:48:41下载

积分：1
pipelined_fft_256
verilog编写的并行256点fft代码(Verilog prepared parallel 256 points fft code)

2017-06-28 21:56:53下载

积分：1
CGRA加密算法可重构
工作机制如下： 1、系统上电,配置信息由片外加载到片上配置存储器中; 2、执行某算法前，将此算法所有的配置包写入到配置包存储器中（配置包存储器包含在配置解析单元中）; 3、配置解析单元解析配置索引,从配置存储器中选择相应的配置对可重构阵列及功能模块进行配置； 4、阵列从外部中读取数据进行计算，计算结果写出到密文寄存器中； 5、可重构阵列与功能模块计算的中间结果数据只与通用寄存器堆进行交互； 6、阵列计算的中间结果通过通用寄存器堆缓存；

2023-05-25 10:10:04下载

积分：1
n_bit_paralleLoadShiftRegJK
n_bit_paralleLoadShiftRegJK

2017-11-17 17:27:49下载

积分：1
LDPC_DECODER(matlab)
本程序是在AWGN下的LDPC码的仿真程序，本程序优点是译码效率高，速率很快，可以仿帧数很大的图。(the decoder for LDPC under the AWGN channel)

2020-12-27 21:49:02下载

积分：1
vhdl实现的鼠标协议，代码可读性高，适合作为参考案例。
vhdl实现的鼠标协议，代码可读性高，适合作为参考案例。-VHDL realize mouse agreement, the code readable, suitable as a reference case.

2022-02-06 08:18:06下载

积分：1
8位7段LED显示源码，扫描显示，稳定高效
8位7段LED显示源码，扫描显示，稳定高效-seven of the eight LED source, scanning, stable and efficient

2022-02-15 21:05:29下载

积分：1
MAC
在FPGA硬件上，使用verilog语言编写的一个乘累加器程序。(FPGA hardware, a multiply accumulator verilog language program.)

2012-10-18 20:28:25下载

积分：1
DC motor controller is excellent VHDL source code can be sown in simulation tool...
直流电机控制器，属于精品vhdl源码，可在eda仿真工具上仿真实现-DC motor controller is excellent VHDL source code can be sown in simulation tools Simulation

2022-09-13 06:40:03下载

积分：1
这本电子书电子hobbiest。
this ebook for electronics hobbiest. VHDL for Beginners

2022-02-01 14:25:13下载

积分：1

696518资源总数
105895会员总数
18今日下载

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...

0 个回复

热门标签

热门下载