网站首页

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...

于 2022-06-02 发布文件大小:37.29 kB

 0  167

下载积分: 2 下载次数: 1

我要下载

代码说明：

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024-The use of VHDL language design a divider, input CLK, the output respectively, CLK1, CLK8, CLK256, CLK1024

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

Cordic_matlab
实现自然对数运算的cordic算法的matlab浮点仿真，以及针对FPGA硬件平台的定点仿真测试(Achieve natural logarithm of cordic algorithm matlab floating point emulation, and FPGA hardware platform for fixed-point simulation testing)

2013-11-01 15:10:09下载

积分：1
spi转i2s的verilog程序，fpga是总模块，spi和i2s是子模块，shiftreg是转换...
spi转i2s的verilog程序，fpga是总模块，spi和i2s是子模块，shiftreg是转换-spi transfer i2s the verilog program, fpga is the total module, spi, and i2s is the sub-module, shiftreg is to convert

2022-02-13 16:18:27下载

积分：1
入门，verilog语言，实现字符型液晶1602的显示，及按键控制
入门，verilog语言，实现字符型液晶1602的显示，及按键控制-verilog

2022-07-19 01:27:34下载

积分：1
xapp888
说明： xilinx fpga各版本mmcm/pll动态配置RTL代码，包括testbench(xilinx fpga mmcm/pll drp RTL code, including testbench)

2021-01-21 21:38:46下载

积分：1
Writing Testbenches using System Verilog
Material to learn how to use system verilog and how to write testbenches for verification.

2018-02-09 17:24:25下载

积分：1
FPGA
FPGA设计中的时序分析及异步设计注意事项 (FPGA design timing analysis and design considerations for asynchronous)

2011-08-15 22:02:50下载

积分：1
利用VHDL语言编写的一个crc功能模块，可下载到FPGA实现功能
利用VHDL语言编写的一个crc功能模块，可下载到FPGA实现功能-use VHDL to prepare a crc function of the module, which can be downloaded to the FPGA functions

2022-11-05 00:45:02下载

积分：1
unit5
低频数字式相位测量仪使用的VHDL语言，在MUXPLUS2环境下使用！ (digit hpase detecter use for low-frequence)

2010-05-07 17:00:35下载

积分：1
5. For the key to enter a password lock, assuming that reset after the seven lam...
5对于进入密码锁的钥匙，假设复位后七节灯显示为" 0"，而使用sw1、sw2两个，则sw2-> sw1-> sw1-> sw2，则表示解锁右侧将导致七节灯显示为" 8"

2023-06-12 23:35:07下载

积分：1
shumagua
通过数码管和单片机的组合制作成的数码管时钟程序(Through the combination of digital control and made into a single-chip digital clock program)

2013-10-27 12:30:04下载

积分：1

696516资源总数
106571会员总数
2今日下载

利用VHDL语言设计一个分频器，输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...

0 个回复

热门标签

热门下载