登录
首页 » VHDL » 利用VHDL语言设计一个分频器,输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...

利用VHDL语言设计一个分频器,输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024...

于 2022-06-02 发布 文件大小:37.29 kB
0 155
下载积分: 2 下载次数: 1

代码说明:

利用VHDL语言设计一个分频器,输入为CLK,输出分别为CLK1、CLK8、CLK256、 CLK1024-The use of VHDL language design a divider, input CLK, the output respectively, CLK1, CLK8, CLK256, CLK1024

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • using_memory_allocation_mger
    vmm primer的使用使用文档,和之前vmm primer源代码配套使用!(vmm the primer use of the use of the document, and before supporting vmm the primer the source code to use!)
    2012-12-23 22:43:30下载
    积分:1
  • mac
    mdio配置BCM5461,实现PHY初始化及通信相关寄存器的配置(mdio configure PHY)
    2014-11-16 13:30:27下载
    积分:1
  • 3M
    说明:  在FPGA实验操作系统实现ASK,FSK,PSK的调制解调,基带信号由M序列发生器产生,经过AD模块在示波器上进行显示,精油DA模块在同一块实验板上进行解调操作,生成信号控制LED灯的亮灭,并与调制输出信号在示波器上同时展示,并进行对比。基带信号为3MHz。(In the FPGA operating system experiment implementation ASK, FSK, PSK modulation and demodulation of the baseband signal generated by the M sequence generator, through the AD module on the oscilloscope display module, oil DA demodulation operation in the same block experiment board, the signal generation control LED lights off, and the modulated output signal displayed on the oscilloscope at the same time, and compared.)
    2018-02-09 20:07:01下载
    积分:1
  • fifo
    高速FIFO,verilog设计。速度高达130Mhz(High-speed FIFO, verilog design. Speed up to 130MHz)
    2007-08-22 10:48:45下载
    积分:1
  • final-delivery
    Block LU decompostion of a matrix
    2014-10-08 15:33:16下载
    积分:1
  • QAM
    OFDM中的16QAM星座映射的实现实现详细代码(In OFDM 16QAM constellation mapping to achieve the realization detailed code)
    2021-03-11 17:59:25下载
    积分:1
  • 这是一个GPIB源程序代码,里面有硬件相对应的代码
    这是一个GPIB源程序代码,里面有硬件相对应的代码-This is a GPIB source code, which corresponds to a hardware code
    2022-02-15 23:31:46下载
    积分:1
  • vhdl
    New files for pudn website
    2018-06-30 07:30:02下载
    积分:1
  • PCPU设计代码
    RISC 5级流水线CPU,带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)
    2020-06-24 04:00:01下载
    积分:1
  • 基于VHDL语言描述的一个分频器,根据端口值,可作为四分频,八分频等分频器使用。...
    基于VHDL语言描述的一个分频器,根据端口值,可作为四分频,八分频等分频器使用。-based on VHDL description of a divider, according to port value, as a quarter of frequency, Frequency Divider interval such use.
    2023-01-22 19:55:03下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载