-
基于VHDL语言的循环码编码器的程序，以一个（15，6）循环码为例...
基于VHDL语言的循环码编码器的程序，以一个（15，6）循环码为例-VHDL language based on the cycle of the program code encoder to a (15,6) cyclic code as an example
- 2022-03-13 14:13:18下载
- 积分：1
-
FPGA_Seg7_dsp
关于VHDL和verilog的数码管显示程序，写的很好，值得参考。(About VHDL and verilog digital tube display program, write well, worth considering.)
- 2014-08-01 11:00:51下载
- 积分：1
-
这是一个用VHDL语言实现的非常实用的表决器
这是一个用VHDL语言实现的非常实用的表决器-This is a VHDL language with the very practical voting machine
- 2022-05-23 15:57:54下载
- 积分：1
-
Continuous_acoustic_emission_board
多通道连续声发射数据采集，每个通道最大5M，采用verilog编程，内部用状态机。(Multichannel continuous acoustic emission data acquisition, each channel up to 5M, using Verilog programming, internal state machine.)
- 2020-06-25 13:00:01下载
- 积分：1
-
《Verilog HDL 程序设计教程》2
《Verilog HDL 程序设计教程》2-"Verilog HDL Design Guide," 2
- 2022-03-04 04:35:38下载
- 积分：1
-
shuzizhong3
数字钟VHDL软件设计，包含多种功能，报时，12,24切换，调时(The design of VHDL digital clock software, including a variety of functions, timer, 12,24 switch, adjustable)
- 2016-05-27 11:41:22下载
- 积分：1
-
Reed-Solomon-RS-ENCODE-DECODE
支持GF(2^n)域的rs编解码，可直接修改参数实现不同方式的RS编码和解码(This program is an encoder/decoder for Reed-Solomon codes.)
- 2020-12-31 09:48:58下载
- 积分：1
-
ofdm_integration
整合的OFDM调制解调方法，matlab文件，modelsim仿真(Integration OFDM modulation and demodulation method, matlab file, modelsim simulation)
- 2012-09-03 17:13:35下载
- 积分：1
-
vhdl经典源代码――时钟设计，入门者必须掌握
vhdl经典源代码――时钟设计，入门者必须掌握-vhdl classical source code-- Clock Design, beginners must master
- 2023-05-04 10:00:03下载
- 积分：1
-
PCM
本例设计一个码率为500kb/s，字长为8 位、帧长为128 个字、帧同步码为EB90H 的PCM 采编器。用VHDL语言实现的。(This designs a code to lead for the 500 kbs|s, the word is long for 8, the growing is synchronous code of for 128 words and for the EB90 H of PCM adopt to weave a machine.Use what VHDL language carry out.
)
- 2021-04-23 17:08:47下载
- 积分：1
