网站首页

登录

//led.v /*

于 2022-06-03 发布文件大小:1.71 kB

 0  103

下载积分: 2 下载次数: 1

我要下载

代码说明：

//led.v /*------------------------------------- LED显示模块：led(CLK,AF,ADDR,DATA) 功能：显示注意事项： 8位LED 参数： CLK:扫妙时钟输入，推荐1kHz AF:数码管输出，a～h ADDR:数码管选择位数出，0~2 DATA:显示数据输入0~9999 9999 编写人：黄道斌编写日期： 2006/07/13 -------------------------------------*/-//led.v /*------------------------------------- LED Display Module : led (CLK, AF, ADDR. DATA) function : to show : 8 LED parameters : CLK : So Wonderful clock input, Suggest 1kHz AF : digital tube output, a ~ h ADDR : digital control options from the median, 0 ~ 2 DATA : data show that the importation of 0 ~ 9999 9999 prepared : Huang Daobin preparation date : 2006/07/13-------------------------------------*/

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

DE2_70_Control_Panel_v1.3.0
DE2-70开发板中附带的控制面板，可以读取存储器中的数据，这个可以正常连接和读取，有好几版本的，有的不能用，而这个经过我亲自测试。(DE2-70 development board comes with a control panel, you can read the data in the memory, this can be properly connected and read, there are several versions, and some can not be used, and this after I personally tested.)

2012-10-06 22:29:11下载

积分：1
FPGA-design-and-application
已经正式出版，西安电子科技大学出版社，FPGA设计及应用，作者褚振勇(Has been officially published, Xi' an University of Electronic Science and Technology Publishing House, FPGA design and application, the author Zhezhengyong)

2009-06-03 15:57:31下载

积分：1
add
流水线乘法器与加法器开发环境：Modelsim（verilog hdl）(Multiplier and adder pipeline development environment: Modelsim (verilog hdl))

2009-05-18 12:19:24下载

积分：1
code
modelsim下的60进制计数器源码和测试激励文件(modelsim M counter 60 under the source file and test incentives)

2009-07-17 10:26:46下载

积分：1
blocking
基于verilog语言的数据选择器，包括数据选择器的测试模块 (verilog language based on the data selector, including data selection for the test module)

2007-03-22 09:05:10下载

积分：1
i2c_master
verilog i2c master rtl+testbench 转自特权同学(verilog i2c master rtl+testbench)

2017-06-15 16:30:14下载

积分：1
tongbu
使用VERILOG开发时钟同步算法，能够从数据信号中提取时钟信息，(Clock synchronization algorithm using VERILOG developed to extract the clock from the data signal information,)

2020-11-11 12:39:44下载

积分：1
turbo_dinter
说明：电网协议信道解交织器设计FPGA实现，适用于PB16的宽带电力线载波通信(Grid protocol channel deinterleaver design FPGA implementation, suitable for PB16 broadband power line carrier communication)

2020-05-08 15:53:18下载

积分：1
VHDL 基础语法篇
VHDL 基础语法篇 —— VHDL VHDL硬件描述语言 1.1 VHDL概述 1.1.1 VHDL的特点 VHDL语言作为一种标准的硬件描述语言，具有结构严谨、描述能力强的特点，由于 VHDL语言来源于C、Fortran等计算机高级语言，在VHDL语言中保留了部分高级语言的原语句，如if语句、子程序和函数等，便于阅读和应用。具体特点如下： 1. 支持从系统级到门级电路的描述，既支持自底向上（bottom-up）的设计也支持从顶向下（top-down）的设计，同时也支持结构、行为和数据流三种形式的混合描述。 2. VHDL的设计单元的基本组成部分是实体（entity）和结构体（architecture），实体包含设计系统单元的输入和输出端口信息，结构体描述设计单元的组成和行为，便于各模块之间数据传送。利用单元（componet）、块（block）、过程（procure）和函数（function）等语句，用结构化层次化的描述方法，使复杂电路的设计更加简便。采用包的概念，便于标准设计文档资料的保存和广泛使用。(VHDL Basic Grammar Paper)

2020-06-20 14:20:01下载

积分：1
用状态机对A/D转换器0809的采样控制电路的实现。工具：Quartus ii 6.0 语言：VHDL...
用状态机对A/D转换器0809的采样控制电路的实现。工具：Quartus ii 6.0 语言：VHDL-State machine used for A/D converter sampling control circuit 0809 is achieved. Tools: Quartus ii 6.0 Language: VHDL

2022-05-14 13:34:13下载

积分：1

696518资源总数
105547会员总数
4今日下载