-
-------
---- WISHBONE Wishbone_BFM IP Core----
--------
---- This file is par
---- ----
---- WISHBONE Wishbone_BFM IP Core ----
---- ----
---- This file is part of the Wishbone_BFM project ----
---- http://www.opencores.org/cores/Wishbone_BFM/ ----
---- ----
---- Description ----
---- Implementation of Wishbone_BFM IP core according to ----
---- Wishbone_BFM IP core specification document.---------
---- WISHBONE Wishbone_BFM IP Core----
--------
---- This file is part of the Wishbone_BFM project----
---- http://www.opencores.org/cores/Wishbone_BFM/----
--------
---- Description----
---- Implementation of Wishbone_BFM IP core according to----
---- Wishbone_BFM IP core specification document.
- 2022-05-26 15:36:06下载
- 积分:1
-
Xilinx 的DDR SDRAM控制器,用Verilog HDL描述
Xilinx 的DDR SDRAM控制器,用Verilog HDL描述-
A DDR SDRAM contraller sample descripte in Verilog HDL ,base on Xilinx FPGA
- 2022-08-12 17:31:12下载
- 积分:1
-
StandardSystemVerilog
这本书主要描述了如何使用system Verilog 建立测试平台和行为级模型(This book will describe how to use the system Verilog test bench and the establishment of behavioral models)
- 2010-05-12 10:35:54下载
- 积分:1
-
乘法器的vhdl语言描述.本人调试已经通过
乘法器的vhdl语言描述.本人调试已经通过-Multiplier described in VHDL language. I have been through the debugging
- 2022-03-03 17:59:17下载
- 积分:1
-
word_aligner_8bit_test
CMV2000的对齐模块,适用于其他对齐模块,自行修改(CMV2000 alignment module, suitable for other alignment modules, self-modifying)
- 2020-06-16 07:00:01下载
- 积分:1
-
vhdl training
Five day stmicroelectornics vhdl training presentation
- 2018-08-14 21:51:58下载
- 积分:1
-
使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。
使用Xilinx3S400开发的钢板检测算法中心化算法,通过测试。-a vhdl-program use Xilinx3S400
- 2022-06-18 05:27:27下载
- 积分:1
-
常用小程序一应俱全
一些常见的小模块,自己写的,可能不是特别好,仅供参考,主要是分频器、计数器和数码管的显示
- 2022-07-24 04:15:27下载
- 积分:1
-
DS18B20的FPGA实现
基于FPGA的 温度传感器 DS18B20接口设计-FPGA DS18B20
- 2022-12-27 18:10:03下载
- 积分:1
-
code
adder 18b trong chuong trinh verilog
- 2017-11-26 14:34:56下载
- 积分:1