登录
首页 » VHDL » verilog,4、5分频器,5分频器占空比3:2

verilog,4、5分频器,5分频器占空比3:2

于 2022-06-12 发布 文件大小:150.13 kB
0 104
下载积分: 2 下载次数: 1

代码说明:

verilog,4、5分频器,5分频器占空比3:2-Verilog, 4,5 dividers, five dividers ratio of 3:2

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • sram_sp_hse_8kx8
    SRAM 8K*8 芯片存储器 芯片存储器 芯片存储器(SRAM 8K*8 Chip memory Chip memory)
    2018-08-26 18:50:04下载
    积分:1
  • 自己写得一个关于sine(32X24)的程序
    自己写得一个关于sine(32X24)的程序-own written on a sine (32X24) procedures
    2022-02-28 22:21:58下载
    积分:1
  • 它的译码器的VHDL程序
    it s vhdl program for decoder
    2022-11-23 15:15:04下载
    积分:1
  • Ver_I2C_eeprom
    用verilog编写的I2C——E2PROM模型。适用于各种型号的E2PROM,代码内部有参数可选。(Written in verilog I2C- E2PROM model. E2PROM, the internal code applicable to various types of optional parameters.)
    2013-04-10 16:14:03下载
    积分:1
  • DI-S-AND-V
    这个程序是为了区分SIGNAL和VARIABLE在不同情况下要怎样使用的例程,程序中使用了三种情况来说明问题(This program is designed to differentiate between routine SIGNAL VARIABLE in different situations and how you want to use, the program uses the three cases to illustrate the problem )
    2015-01-12 12:56:26下载
    积分:1
  • generate-coordinates
    使用VHDL编写语言,巧妙的利用计数器和循环输出一个坐标系,由于VHDL出现负数比较麻烦,全部由正数代替,输出一个原点在中心,半径128的256×256的坐标。方便坐标变换以及用此坐标做算法。(Use of VHDL language, clever use of counter and loop outputs a coordinate system, because VHDL negative too much trouble, all replaced by a positive number, the output an origin at the center, radius 128 256 256 coordinates. Convenient coordinate transformation and coordinate to do with this algorithm.)
    2013-08-28 11:03:46下载
    积分:1
  • DES加密算法的VHDL实现,采用流水线技术实现
    DES加密算法的VHDL实现,采用流水线技术实现(The VHDL implement of DES encrypt algorithmic)
    2020-07-01 03:00:02下载
    积分:1
  • 99记数VHDL的源程序,综合实验指导书上的,可以用的 大家下载哦...
    0-99记数VHDL的源程序,综合实验指导书上的,可以用的 大家下载哦 -0-99 notation VHDL source, comprehensive guide book on the experiment can be used by everyone to download Oh
    2022-03-28 11:04:09下载
    积分:1
  • BPSK
    先用Matlab理论仿真,再用Verilog语言在ISE环境下编写程序,可通过手机发送指令来控制上下变频器的参数。(Firstly, we use the theory of MATLAB to simulate, and then use Verilog language to write programs in ISE environment. The parameters of up-down converter can be controlled by sending instructions from mobile phone.)
    2020-06-19 22:40:02下载
    积分:1
  • verilogexample
    verilog学习资料。附带简单的源代码列子,可以直接使用和仿真。(verilog learning materials. Source code with a simple Lie Zi, and simulation can be used directly.)
    2011-05-26 11:53:24下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载