-
ymq.ppt.tar
掌握二-十进制(BCD码)异步计数器的工作原理和设计方法；
掌握中规模集成二-五-十进制异步计数器74LS90的功能及其应用；(Master II- Decimal (BCD code) the principle and an asynchronous counter design grasp the scale of integration in two- five- Decimal asynchronous counter 74LS90 features and applications )
- 2011-04-26 21:53:37下载
- 积分：1
-
verilogdct
dct实现verilog hdl的数字图像处理，源代码(dct achieve verilog hdl digital image processing, source code)
- 2020-12-02 17:49:26下载
- 积分：1
-
LDPC-long40rate0.5-encode-and-decode
LDPC的短码，码长为40速率为0.5的LDPC码的设计，用的是QC矩阵，压缩文件为原码部分，工程太大传不上去。(LDPC short code, a code length of 40 rate of 0.5 LDPC code design, using a QC matrix, the compressed file is part of the original code, do not pass up the works too.)
- 2013-07-01 09:28:47下载
- 积分：1
-
counter2
spartan-3e fpga vhdl 实现的计数器 记满后点亮小灯(spartan-3e fpga vhdl counter to light led)
- 2012-04-23 16:38:30下载
- 积分：1
-
3780点FFT/IFFT的实现代码，已经在硬件上验证同过了
这是实现一个关于dmbt 3780点的fft 的算法的verilog code，该代码已经完成了硬件验证，为了捞点分，我把箱底的东东拿出来给大家分享了，希望对正在做这方面的同志提供一点帮助，唉
- 2022-01-26 08:00:37下载
- 积分：1
-
S03_基于ZYNQ的DMA与VDMA的应用开发
说明： VIVADO dma以及vdma 使用文档 基于ZYNQ 7020(vivado DMA&VDMA example text of zynq)
- 2020-06-17 11:40:02下载
- 积分：1
-
altera 以太网
资源描述利用ALTERA FPGA+DM9000实现以太网通讯，包过DM9000驱动,DE2开发板的应用范例，简化的TCP/IP协议，以及各种相关论文
- 2022-03-23 19:01:16下载
- 积分：1
-
axi_master
DDR3 控制器，axi4_full 模式， burst长度为16，应用于xilinx平台。(DDR3 interface controller， axi4_full working mode with burst length 16, can operate on the xilinx platform.)
- 2017-05-16 11:26:28下载
- 积分：1
-
一个8位处理器结构，源码分析
说明： 关于一个8位处理器的分析，和源代码，VHDL语言设计，经过测试(on an eight processors, and source code, VHDL design, the test)
- 2005-12-27 21:39:45下载
- 积分：1
-
SRAM完整实现——verilog语言
本代码基于Xilinx FPGA开发平台，采用Verilog语言编写，完整SRAM所有功能。已经过测试验证。
- 2023-06-19 17:40:03下载
- 积分：1
|
联系客服（QQ：3324461878）
