-
LDPC_DVB-T2
LDPC encoding code in 1/2code rate for DVB-T2
- 2014-03-11 08:05:18下载
- 积分：1
-
自动增益控制 AGC verilogHDL实现
自动增益控制 AGC verilogHDL实现.常用于无线通信、雷达等SDR接收机中。代码高效实现。简单易懂。可作为AGC实现参考或者直接使用。
自动增益控制 AGC verilogHDL实现.常用于无线通信、雷达等SDR接收机中。代码高效实现。简单易懂。可作为AGC实现参考或者直接使用。
自动增益控制 AGC verilogHDL实现.常用于无线通信、雷达等SDR接收机中。代码高效实现。简单易懂。可作为AGC实现参考或者直接使用。
- 2022-12-28 23:15:05下载
- 积分：1
-
Implementing a TMDS Video Interface in the Spartan-6 FPGA
This application note describes a set of reference designs able to
transmit and receive DVI and HDMI data streams up to 1080 Mb/s using the
native TMDS I/O interface featured by Spartan-6 FPGAs.
- 2022-10-21 19:25:03下载
- 积分：1
-
6264
6264是一种8K×8的静态存储器.SRAM 的典型芯片有2KB 的6116、8KB 的6264 以及32KB的62256,其中6264 芯片应用最为广泛.(6264 is the 62256 typical chip SRAM.SRAM a 8K* 8 with 2KB 6116, 8KB 6264 and 32KB 6264 chip, which is most widely used.
)
- 2015-02-01 13:28:11下载
- 积分：1
-
wallace_multiplier
华莱士树乘法器，运用了华莱士树状结构和布斯算法，提高了速度(The Wallace tree multiplier uses the Wallace tree structure and the Buss algorithm to increase speed)
- 2020-12-26 10:29:03下载
- 积分：1
-
在Verilog Booth乘法器代码
；在这个booth mltiplier中，它包含booth算法、全加器、寄存器、，
- 2022-02-05 01:03:33下载
- 积分：1
-
1K SRAM独立的读写端口，Verilog代码的ASIC设计
1K SRAM，安排字的32位，独立的读写端口，ASIC设计Verilog代码 采用偶校验对1的计数。 还带有测试平台
- 2022-02-07 13:55:18下载
- 积分：1
-
AHB总线相关协议代码
AHB BUS 的一些接口代码， verilog, 希望对初学AHB总线的兄弟有所帮助。
里面包含 ahb decode, ahb_mux and ahb2mem. 以及相应的验证环境，
此代码只用于学习，如果用于项目，仅供参考。
- 2022-04-10 06:36:37下载
- 积分：1
-
MVB_test
此功能是实现曼彻斯特编码的Verilog代码，经过在xilinx sp6上实际运行证实可行。(This function is to achieve the Manchester code Verilog code, through the Xilinx SP6 actual operation proved.)
- 2021-01-03 17:48:56下载
- 积分：1
-
multi8x8
节约资源型 8位*8位 运算VHDL代码，采用串行运算，8 个时钟周期完成一次运算。QUARTUS下已验证(resource conservation-8* 8 Operational VHDL code, using serial computation. 8 clock cycles to complete an operation. QUARTUS has been under test)
- 2006-12-07 13:22:48下载
- 积分：1
|
联系客服（QQ：3324461878）
