登录
首页 » Verilog » 简易数字钟实验报告

简易数字钟实验报告

于 2023-01-21 发布 文件大小:518.98 kB
0 136
下载积分: 2 下载次数: 2

代码说明:

在学习verilog语言及数电的相关知识后,运用所学知识及查阅资料完成对简易数字钟的设计,以巩固以前所学知识,提高解决和分析问题的能力以及掌握稍复杂逻辑电路的设计方法;深刻理解verilog语言的思路,并进一步掌握操作BASYS2板的使用;掌握计数器的设计方法,模块之间的协调方式,了解电路设计层次。       构造一个24小时制的数字钟,要求能显示时、分、秒(用数码管加LED来完成),能利用板上的微动开关作时钟的调整,用板上的LED的闪烁作整点报时。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • modulation-and-demodulation
    调制与解调系统的FPGA设计实现,包括2-ASK调制和解调,2-FSK调制和解调,2-PSK调制和解调,QPSK调制和解调,PPM调制和解调的verilog源代码。(FPGA design implementation of modulation and demodulation system, including 2-ASK modulation and demodulation, 2-FSK modulation and demodulation, 2-PSK modulation and demodulation, QPSK modulation and demodulation, PPM modulation and demodulation verilog source code .)
    2021-04-09 09:29:01下载
    积分:1
  • vga 控制器
    这是语言代码的 vga 控制器,为使用 fpga 德 70 altera 和使用 quartus, 此过程描述的水平像素计数器的操作。同步设置计数器为零 fpga_reset_n 应用时。计数器上的每个像素时钟的上升沿的递增。水平像素计数器的范围是 [0,793]。当计数器达到 793 时,它翻转为零在下一个周期。因此,该计数器有 794 像素时钟的期间。同为 25 MHz 的像素时钟,这一段时间的 31.76 μ s 转化。
    2022-07-24 06:02:42下载
    积分:1
  • ad9226test
    使用CycloneIV芯片,实现对高精度ADCad9226的数据采集。内有详细代码说明,并附有调试结果(Use CycloneIV, to achieve high-precision data acquisition ADCad9226. Along with debugging results)
    2014-08-15 16:18:33下载
    积分:1
  • Taxi-automatic-billing
    出租车自动计费系统的verilog程序代码(Taxi automated billing system verilog code)
    2009-10-08 10:07:15下载
    积分:1
  • DCT_IDCT
    DCT and Idct with vhdl and verilog
    2017-11-22 17:15:12下载
    积分:1
  • spi_interface
    说明:  spi通用串行总线,4线控制,可读写操作(SPI universal serial bus, 4-wire control, readable and writable operation)
    2019-04-29 12:37:55下载
    积分:1
  • yidong_top_xu
    本实验实现了一个小的乒乓游戏,VGA显示,代码下载的FPGA板子上验证通过,效果很好。(The experimental realization of a small ping-pong game, VGA display, download the code verified by the FPGA board, with good results.)
    2011-11-01 19:37:44下载
    积分:1
  • e2prom_rd
    Verilog HDL 读取EEPROM项目的详细构建(Verilog HDL EEPROM read the detailed construction)
    2013-05-25 11:53:20下载
    积分:1
  • HDB3
    用Verilog HDL语言进行HDB3编码,并通过Quartus Ⅱ仿真验证(With the Verilog HDL language HDB3 coding, and simulation by Quartus Ⅱ)
    2020-11-30 11:19:28下载
    积分:1
  • DDS_Dual_ports Verilog实现
    DDS_Dual_ports  Verilog实现,需要的可以下载实验,也可根据自身的需要修改,以求达到自身的目的
    2022-02-26 19:19:42下载
    积分:1
  • 696518资源总数
  • 106161会员总数
  • 5今日下载