登录
首页 » VHDL » ALTERA关于CCD的一些verilog程序,都通过运行无误的。

ALTERA关于CCD的一些verilog程序,都通过运行无误的。

于 2022-06-17 发布 文件大小:13.98 kB
0 142
下载积分: 2 下载次数: 1

代码说明:

ALTERA关于CCD的一些verilog程序,都通过运行无误的。-ALTERA on a number of Verilog CCD procedures, both by running unmistakable.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • FSK
    FPGA实现FSK调制,带Modelsim仿真,实际系统测试通过,载波信号,信号频率等可调。(FPGA implementation FSK modulation with Modelsim simulation, the actual system test, the carrier signal, the signal frequency is adjustable.)
    2020-09-03 11:38:07下载
    积分:1
  • VHDL显示六位学好
    在八位七段数码显示管上显示8位学号,要显示的学号可以在程序内改,经设备验证无错误,且运行良好。
    2022-05-30 18:34:23下载
    积分:1
  • VHDL分频程序
    我用的是二进制分频的方法,这种分频方法的分频只能是2n次方,有限制,但是很方便
    2022-03-21 03:53:50下载
    积分:1
  • Verilog代码转换到AHB总线APB
    verilog code for apb to ahb convert
    2023-04-27 12:35:03下载
    积分:1
  • shumaguandongtai
    VHDL的动态扫描显示六个数码管,包含分频代码产生25kHz的扫描信号作为时钟。(VHDL dynamic scanning display six digital tube contains 25kHz scanning signal is generated as a clock divider code.)
    2012-11-26 14:40:42下载
    积分:1
  • Verilog
    verilog编程语言的讲解,有电子科技大学出版(verilog programming language to explain, there is the University of Electronic Science and Technology Publishing)
    2013-08-14 09:21:43下载
    积分:1
  • i2c
    本文研究的IIC总线控制器具有如下特征 1.兼容飞利浦I2C标准,以主机模式与外围设备进行数据通信,对IIC从机模型进行读/读,读/写,写/写,写/读[18]。 2.多主操作 3.软件可编程时钟频率 4.时钟拉伸和等待状态生成 5.软件可编程确认位 6.时钟同步设计 7.仲裁中断丢失,自动转移取消 8.开始/停止/重复启动检测/确认生成 9.总线忙检测(The IIC bus controller studied in this paper has the following characteristics. 1. Compatible with Philips I2C standard, data communication between host mode and peripheral devices, read/read, read/write, write/write, write/read for IIC slave model [18]. 2. Multiple Main Operations 3. Software programmable clock frequency 4. Clock stretching and waiting state generation 5. Software Programmable Confirmation Bit 6. Clock Synchronization Design 7. Loss of arbitration interruption and cancellation of automatic transfer 8. Start/Stop/Repeat Start Detection/Verification Generation 9. Bus busy detection)
    2019-06-18 12:18:10下载
    积分:1
  • liyuanlnx_IP_PLL
    FPGA锁相环实验: 顶层文件加底层IP文件构成 top中例化ip核pll(Experiment of Phase-Locked Loop Based on FPGA)
    2020-06-22 04:00:01下载
    积分:1
  • FPGA_实时时钟设计
    通过配置DS1302芯片来实现实时时钟的监测,我们通过通过控制2个按键来选择我们要在数码管上显示的时间,按下按键1我们来显示周几,按下按键2来显示年月日,不按显示时分秒,这样显示复合我们的数字表的显示(By configuring DS1302 chip to monitor the real-time clock, we select the time that we want to display on the digital tube by controlling 2 keys. Press key 1 to show the week, press the key 2 to show the year and month, not according to the display time, so that the display of the display of the display of our digital table.)
    2020-10-22 15:17:23下载
    积分:1
  • clo
    实现时分秒的计数和校正实现时分秒的计数和校正(Realized and correction of minutes and seconds count)
    2009-12-21 22:52:39下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载