登录
首页 » Verilog » ECC的Verilog代码

ECC的Verilog代码

于 2022-06-19 发布 文件大小:2.66 kB
0 141
下载积分: 2 下载次数: 1

代码说明:

使用DWT进行4级图像压缩使用DWT进行4级图像压缩使用DWT进行4级图像压缩使用DWT进行4级图像压缩使用DWT进行4级图像压缩使用DWT进行4级图像压缩使用DWT进行4级图像压缩使用DWT进行4级图像压缩

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • oled
    驱动0.96寸的oled显示数字和字母,(Drive 0.96 inch OLED to display numbers and letters.)
    2021-01-14 16:28:46下载
    积分:1
  • filter-design
    MBD-FPGA数字滤波器设计基本流程,基于DSP builder(MBD-FPGA basic process of digital filter design)
    2020-12-02 20:39:26下载
    积分:1
  • rough22
    采用倍频及1/3、1/12倍频绘制的路面不平度频谱图(自编)(Using octave and 1/3, 1/12 octave drawn road roughness spectrum (self))
    2013-09-10 16:50:13下载
    积分:1
  • SPWM
    基于FPGA的正弦脉宽调制波vhdl代码,同时输出正弦波与SPWM(Sine pulse width modulation wave VHDL code based on FPGA, at the same time with SPWM output sine wave)
    2021-04-06 23:39:02下载
    积分:1
  • FPGA测试程序SignalTap
    AD9235FPGA编程 可AD采集信号 信号频谱检测 检测任意波形输入(AD9235FPGA programming allows AD to collect signal and spectrum detection and detect arbitrary waveform input.)
    2020-11-24 20:39:34下载
    积分:1
  • Verilog-Files---551
    Programmable IIR Filter written in Verilog and its respective modules.
    2014-05-30 03:46:09下载
    积分:1
  • 彩灯控制、数码管循环显示1~8、1010序列检测器
    verilog实现彩灯控制、数码管循环显示1~8、1010序列检测器,代码在文件里
    2022-03-19 02:07:26下载
    积分:1
  • Lab12:4位移位寄存器的的设计与实现
    如题所属,简单实现了所需要的4位移位寄存器的功能,简单明了。实现的方式是直接用时钟控制周期,不断循环,根据最后一位的数据不断前移产生的字串系列。需要注意的是时钟的频率太高,需要很大的降频控制才能达到1秒左右的移位周期,修改时请注意。本实验作为实验系列第12个出现,更多详情敬请期待。
    2022-08-21 09:13:05下载
    积分:1
  • 基于basys3的推箱子游戏
    说明:  基于FPGA的游戏实例,开发板为Xilinx的basys3,VGA显示(Basys3, VGA Display of Xilinx Development Board Based on Game Example of FPGA)
    2021-03-12 13:09:25下载
    积分:1
  • AD_TO_FIFO
    A/D采集的数据缓存进入fifo,并通过读信号将FIFO中的数据送入网口(A/D sample data buffer to fifo,and then read enable to ethernet.)
    2020-07-10 21:08:54下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载