登录
首页 » Verilog » FPGA 累加器

FPGA 累加器

于 2022-06-20 发布 文件大小:4.14 MB
0 139
下载积分: 2 下载次数: 1

代码说明:

该项目是在的Quartus2实施,Altera公司的在DE2开发板....  设计有一个功能来积累给定的输出...这必须学习在Verilog HDL语言的基本编码..  这仍是如此基本的编程,它必须加强和改进..  使它成为一个更复杂的UT还精确的编码方案...谢谢你看我的工作..

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • clock_seg
    用FPGA分频,做一个有时分秒的时钟,并用数码管显示(FPGA divide a sometimes every minute clock, and digital display)
    2013-05-20 13:53:06下载
    积分:1
  • DE2_70_D5M_LTM
    DE2_70_D5M_LTM主要是在DE2—70开发平台上的一个视频采集和LTM显示的历程,该平台可以作为图像处理和图像算法的硬件系统,还可以对系统进行改进和扩展,作为视频监控系统等
    2022-07-20 18:35:50下载
    积分:1
  • CV_FPGA_to_HPS_Bridge_Design_Example
    FPGA通过AXI总线传输数据给ARM,ARM使用DMA方式接收数据!(FPGA to ARM Bridge design example)
    2020-12-01 20:49:25下载
    积分:1
  • 高清电子书-Verilog HDL数字系统设计教程4本合集
    说明:  高清电子书4本合集-Verilog HDL数字系统设计教程4本合集(Digital circuit design Verilog HDL digital system design)
    2021-02-03 16:05:58下载
    积分:1
  • 12864hanzixianshi
    基于FPGA 的12864液晶显示汉字,用verilog编写的。(12864 liquid crystal display Chinese characters based on FPGA, written in verilog.)
    2021-04-27 15:48:44下载
    积分:1
  • sd卡中读取数据
    可以实现从sd卡中读取数据,不依赖任何的ip核,简洁高效。
    2022-02-25 04:41:20下载
    积分:1
  • FPGAsheijidaquan
    说明:  fpga设计常用资料大全,包含常用的FPGA程序资料,对FPGA学习者有很大的帮助。(Encyclopedia of common information fpga design, FPGA that contains commonly used procedures for information on the FPGA is very useful to learners.)
    2009-07-25 21:45:30下载
    积分:1
  • or2a
    使用vhdl语言设计一位全加器,在仪器上下载并实现LED灯的闪亮(A full adder design)
    2013-09-26 18:24:15下载
    积分:1
  • D 触发器
    我们已在 verilog (硬件描述语言) 实施 D 触发器。该代码被合成模拟在 Xilinx ISE 设计套件 14。
    2022-09-06 09:55:03下载
    积分:1
  • 3he11
    产生SH,SP,RS,SP,φ1,φ2驱动脉冲,用于驱动TCD1501的的源代码(To generate SH, SP, RS, SP, φ1, φ2 drive pulse for driving TCD1501 source code)
    2013-05-15 20:50:30下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载