-
HMC PLL fpga控制程序
HMC 830/833/704控制程序，完成控制时序，对PLL芯片寄存器进行初始化，采用VERILOG语言编写，已在硬件平台上测试通过。
- 2022-06-14 01:29:21下载
- 积分：1
-
主从 J-K 触发器
这给了主从模式的 JK 触发器，可以用来排除竞争周围条件。欢迎大家下载、试用。谢谢大家的支持！
- 2023-04-30 23:10:03下载
- 积分：1
-
jianpan
说明： 一个简单的键盘接口模块程序，对键盘输入的数据和时钟信号进行过滤。过滤后的数据信号PS2Df将被送入两个11位移位寄存器中(A simple keyboard interface module program filters keyboard input data and clock signals. The filtered data signal PS2Df will be fed into two 11-bit displacement registers.)
- 2020-06-24 02:00:02下载
- 积分：1
-
verlog通过FPGA实现数字钟
verlog通过FPGA实现数字钟，包含时间计数，秒表和闹钟等功能
- 2022-03-14 07:30:03下载
- 积分：1
-
DATA_Scramble
扰码器的FPGA实现，选择的扰码器规格为15位移位寄存器。(FPGA scrambler, scrambler specifications for a 15 bit shift register.)
- 2021-01-16 19:28:46下载
- 积分：1
-
verilog-lfsr-master
说明： Fully parametrizable combinatorial parallel LFSR/CRC module. Implements an unrolled LFSR next state computation. Includes full MyHDL testbench.
- 2020-06-24 21:40:01下载
- 积分：1
-
6_ImageBasic
基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像基本操作,几何变换,直方图,灰度化处理等(System Generator based image processing engineering, multimedia processing FPGA implementation source code, the basic operation of the image, geometric transformations, histogram, gray processing)
- 2020-10-20 20:07:24下载
- 积分：1
-
8路彩灯变换
实现1:8路彩灯同时亮灭；2：8路彩灯从左到右逐次亮灭；3:8路彩灯间隔亮灭；4：高电平清零5：包含分频
- 2022-01-25 21:17:22下载
- 积分：1
-
tb_modular
Matlab to hdl code for Least_square testbench
- 2020-06-17 12:20:02下载
- 积分：1
-
异步FIFO verilog源码及testbench
异步FIFO，包括测试代码，可直接使用，测试时使能读写命令winc和rinc信号恒为1，测试其读写能力。
- 2022-01-27 23:33:15下载
- 积分：1
