登录
首页 » VHDL » Synopsys 8051 IP core documentation.

Synopsys 8051 IP core documentation.

于 2022-06-26 发布 文件大小:1.12 MB
0 140
下载积分: 2 下载次数: 1

代码说明:

Synopsys 8051 IP core documentation.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 用verilog语言实现的霍夫曼压缩编码算法
    说明:  一种用verilog语言实现的霍夫曼压缩编码算法(Huffman compression implemented by Verilog)
    2019-11-18 18:29:45下载
    积分:1
  • project_1
    简单的一个Verilog小程序,适合刚接触的人群(A simple Verilog small program, suitable for people just contact)
    2020-06-16 22:20:01下载
    积分:1
  • 在EFF的代码地址异步FIFO的灰色代码详细设计…
    详细设计了异步fifo格雷码中地址码的生效和Man标志的出现
    2022-02-07 05:32:22下载
    积分:1
  • MAX48_cn
    MAX481、MAX483、MAX485、MAX487-MAX491以及 MAX1487是用于RS-485与RS-422通信的低功耗收发器, 每个器件中都具有一个驱动器和一个接收器(The MAX481, MAX483, MAX485 The MAX487-MAX491, and MAX1487 low-power transceivers for RS-485 and RS-422 communication, each device has a drive and a receiver)
    2012-07-10 21:28:46下载
    积分:1
  • xilinx-timing-constrains
    ISE时序约束笔记——Global Timing Constraints,这个文档中详细介绍了如何使用ISE中约束工具和原理,对fpga水平提高有很大帮助(In this file , global timing constraints is introduced very clearly. It can really helps)
    2012-04-16 11:08:45下载
    积分:1
  • static-timing-analyze
    特权同学主讲的FPGA设计的时序约束专题(STA部分)(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
    2013-07-11 13:23:46下载
    积分:1
  • 基于FPGA的数字频率计设计
    使用飓风开发板,完成了100M,频率计设计,并可在数码管显示
    2022-02-25 11:23:58下载
    积分:1
  • 基于DE2-70开发板的VGA接口实现程序
    基于DE2-70开发板的VGA接口实现程序,可在VGA屏幕上显示800*600分辨率的图像,刷新频率60Hz
    2022-03-12 13:00:51下载
    积分:1
  • FPGA中实现的硬件UDP 协议
    FPGA中实现的硬件UDP 协议 FPGA中实现的硬件UDP 协议
    2022-03-23 19:25:50下载
    积分:1
  • can-lite-vhdl-master
    说明:  CAN VHDL Code. Behavioral implementation of CAN bus interface.
    2021-01-19 21:48:41下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载