登录
首页 » VHDL » 在EFF的代码地址异步FIFO的灰色代码详细设计…

在EFF的代码地址异步FIFO的灰色代码详细设计…

于 2022-02-07 发布 文件大小:233.61 kB
0 154
下载积分: 2 下载次数: 1

代码说明:

详细设计了异步fifo格雷码中地址码的生效和Man标志的出现

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • PWM
    自己编写的verilog语言 PWM实现的一种方法希望有用(verilog PWM)
    2015-04-05 18:23:37下载
    积分:1
  • AXI-HP-ZYNQ
    用Vivado IPI搭建的Zynq-7000 PS到PL通信过程,使用了AXI-HP接口,利用AXI-DMA IP实现直接读写DDR的过程,软件可以配置传输尺寸。(The Zynq-7000 PS to PL communication process is built by Vivado IPI. AXI-HP interface is used, and AXI-DMA IP is used to read and write DDR directly. The software can configure the transmission size.)
    2020-12-01 20:39:27下载
    积分:1
  • vhdl开发环境下,关于协议PS2 verilog 源码
    在vhdl开发环境下,关于协议PS2 verilog 源码-In VHDL development environment, with regard to the agreement PS2 verilog source code
    2022-05-06 00:46:27下载
    积分:1
  • iir
    八阶巴特沃兹iir数字滤波器,四个二阶节,verilog代码实现,多路分时复用(batterworth,iir,8order,four second order section)
    2016-01-27 19:49:47下载
    积分:1
  • 这是spi接口传输的一部分内容,本源码一共三部分,功能:spi接口的的实现即对外设的读写数据...
    这是spi接口传输的一部分内容,本源码一共三部分,功能:spi接口的的实现即对外设的读写数据-This is the spi interface transfer part of the contents of a total of three parts of this source, function: spi interface that the realization of the read and write data to the peripheral
    2022-01-30 17:08:30下载
    积分:1
  • VHDL
    用VHDL语言实现一Mealy型时序电路,并做时序仿真和功能仿真检验正确与否。(Implement a Mealy-type sequential circuits using VHDL language, and do functional simulation and timing simulation test correct.)
    2014-03-20 14:44:28下载
    积分:1
  • msttr是用vhdl语言开发的一个交通灯程序
    msttr是用vhdl语言开发的一个交通灯程序-msttr VHDL language is a development of the traffic lights procedures
    2022-02-25 21:15:30下载
    积分:1
  • VHDL language is designed to be simple to use the CPU, the focus of the design o...
    用VHDL语言设计简单的CPU,重点设计微操作代码,然后设计CPU各组成模块,最后根据设计的微操作设计微指令,验证设计的正确性。可基本实现加、减、乘、除、移位、循环等操作。-VHDL language is designed to be simple to use the CPU, the focus of the design of micro-operation code, and then design the components of CPU module designed the final design of the micro-operation microinstruction to verify the correctness of the design. Can achieve the basic add, subtract, multiply, divide, transfer, recycling and other operations.
    2022-01-26 04:06:25下载
    积分:1
  • UART模块用VHDL。
    用VHDL语言编写的串口通讯模块,可以实现发送和接受功能。-A UART module writen in VHDL.
    2022-12-24 06:35:03下载
    积分:1
  • 这是一个很好的USB程序。
    这是一个很好的USB程序。-This is a very good USB procedures.
    2022-01-26 00:08:09下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载