登录
首页 » VHDL » 等精度频率计的verilogHDL的实现,我花了好长时间才写的哦

等精度频率计的verilogHDL的实现,我花了好长时间才写的哦

于 2022-06-28 发布 文件大小:220.49 kB
0 97
下载积分: 2 下载次数: 1

代码说明:

等精度频率计的verilogHDL的实现,我花了好长时间才写的哦

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 火车售票系统显示牌 FPGA VHDL
    实现一个售票系统显示牌的设计,使用8位拨码开关输入车次,按键A按下一次表示该车次售出一张票,同时数码管显示该车次(K+3个数码管显示拨码开关对应的十进制数,如拨码开关值为”00010101”时,则车次为 “K021”)及该车次剩余的票数(每车次总票数值为100),若K021次车还剩余78张票,则数码管显示“K021-78”。要求至少存储3趟车次信息,例如车次K020,K021,K022 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2023-06-18 07:30:03下载
    积分:1
  • 提供了100个vhdl硬件编程语言的例子,由简单到复杂
    提供了100个vhdl硬件编程语言的例子,由简单到复杂-100 provides a hardware programming language VHDL examples, from simple to complex
    2023-06-02 23:35:03下载
    积分:1
  • LCD1602-TEST
    利用verilog驱动LCD1602 本实验是用LCD1602显示英文。(LCD带字库)(//Use verilog driver LCD1602// video tutorial for all of us 21EDA e-learning board// The experiment is LCD1602 display in English. (LCD with font))
    2013-12-16 13:51:35下载
    积分:1
  • ADC TLC5510的测试程序,经过测试是非常简单和容易的
    ADC TLC5510的测试程序,经过测试通过,十分简单好用-ADC TLC5510 test procedures, after the test is very simple and easy
    2022-03-17 18:38:12下载
    积分:1
  • ad5791
    在Quartus环境下编写,使用Cyclong系列芯片,配置七通道高精度AD5791,该例子为AD5791的FPGA配置使能代码,包括模拟数据输入模块,复位模块,命令接收是能配置模块。(AD5781,Digital signal convert to Analog signal)
    2021-04-20 14:28:50下载
    积分:1
  • FPGA
    基于fpga的多功能电子钟的设计非常使用希望对大家有帮助啊-FPGA-based multi-functional electronic clock design to use would like to help everyone ah
    2023-06-23 00:15:03下载
    积分:1
  • tcp/ip master
    tcp/ip master tcp/ip master tcp/ip master tcp/ip master tcp/ip master tcp/ip master
    2023-07-08 00:40:03下载
    积分:1
  • 一个多路复用器的例子,用VHDL语言写的。
    A Mux example written in VHDL.
    2023-01-13 15:05:04下载
    积分:1
  • DecimationFilterDesignforDDCandImplementingItwithF
    本文介绍了在数字下变频(DDC) 中的抽取滤波器系统设计方法和具体实现方案。采用CIC 滤波器、HB 滤波器、FIR 滤波器三级级联的方式来降低采样率。通过实际验证,证明了设计的可行性(This article describes the digital down conversion (DDC) of the decimation filter system design methods and concrete realization of the program. Using CIC filter, HB filter, FIR filter cascade three-level approach to reduce the sampling rate. Through the actual authentication, to prove the feasibility of the design)
    2008-04-14 11:02:00下载
    积分:1
  • FRFT_Ozaktas
    这是分数阶傅里叶变换FRFT的土耳其算法的FPGA实现的程序,FPGA是Xilinx的virtecx-5,这是我在做毕业设计的时候自己编写的,希望能对你有帮助!(This is the fractional Fourier transform algorithm FRFT Turkish FPGA implementation of the program, FPGA is the Xilinx virtecx-5, which is what I was doing graduate design time I have written, I hope you can help!)
    2021-03-12 10:49:25下载
    积分:1
  • 696518资源总数
  • 105549会员总数
  • 12今日下载