登录
首页 » Verilog » 8 位加法器 verilog

8 位加法器 verilog

于 2022-07-01 发布 文件大小:681.62 kB
0 176
下载积分: 2 下载次数: 1

代码说明:

嘿,这里是 ise 格式代码为 xilinx 软件 verilog 的 8 位固定点编码使用此编码与测试工作台为例

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • count4
    这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)
    2013-08-04 09:45:07下载
    积分:1
  • basic_dff
    spartan-3e vhdl fpga 输入用滑动按钮代替 输出用led代替(spartan-3e VHDL fpga input with sliding button instead of the output with led instead)
    2012-04-23 16:40:17下载
    积分:1
  • pci_fpga
    对pci9054芯片的配置进行了设置,并对PCI9054的各状态机进行了设置,程序经过了测试(Pci9054 chip on the configuration of the set, and each state machine PCI9054 been set, the program have been tested)
    2013-10-12 11:39:45下载
    积分:1
  • ADV7513 HDMI条形显示,支持1920*1080,最高收入时钟165MHz,完整的Verilog语言实现,并且有完整的IIC驱动代码
    2022-02-24 11:32:13下载
    积分:1
  • imply logic
    说明:  由忆阻器机制设计蕴含逻辑,内含testbench仿真文件(Design implied logic by memristor mechanism, including testbench simulation file)
    2019-04-24 15:42:24下载
    积分:1
  • 分数时延FIR
    说明:  分数时延FIR滤波器FPGA设计的相关资料及软件无线电实验平台MFSS6842使用说明(Fractional delay FIR filter FPGA design related information and software radio experimental platform MFSS6842 instructions)
    2019-11-18 22:45:35下载
    积分:1
  • DS28E01
    用verilog语言实现加密芯片DS28E01的调用操作命令。(Using Verilog language to achieve the encryption chip DS28E01 call operation commands.)
    2021-03-17 09:49:21下载
    积分:1
  • A4_Uart_Top
    串口! 这是一个使用的通信程序 , 非常好用。(serial port Serial port! This is a communication program used, very useful.)
    2020-06-17 14:00:01下载
    积分:1
  • IIC总线Verilog实现(读写16为数据)
    应用背景本此代码实在课题研究中驱动某个外设模块,在驱动中命令的外设状态的读写遵守IIC总线传输协议,但是由于该外设的命令和寄存器状态以字为单位,一般情况的IIC总线是实现的是8位数据的读写,在这需要的16位数据的读写,由此写出的此代码。关键技术一般情况下的IIC总线传输协议的写操作是先写设备地址然后等待设备的应答ACK信号,然后在写写操作寄存器的地址,然后等待ACK应答信号,然后再写入需要传输的8位数据,在这个代码中我们实现的是16位数据的写操作,所以前两步的操作中是一样的,最后写数据的操作是有变化的。读操作同上,只是多了一步Re-Start的过程
    2022-03-22 01:40:15下载
    积分:1
  • sapis
    SAPIS doc : SATA interface
    2017-07-16 15:59:06下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载