登录
首页 » Verilog » 8 位加法器 verilog

8 位加法器 verilog

于 2022-07-01 发布 文件大小:681.62 kB
0 156
下载积分: 2 下载次数: 1

代码说明:

嘿,这里是 ise 格式代码为 xilinx 软件 verilog 的 8 位固定点编码使用此编码与测试工作台为例

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL_course
    VHDL实用教程,详细介绍VHDL语法、开发环境、应用实例等。。。(VHDL course)
    2021-04-01 13:29:08下载
    积分:1
  • NAND型闪存接口程序 NANDflash
    NAND型闪存接口程序 里面包含了datasheet以及测试程序 (NAND flash memory interface program)
    2020-06-26 00:00:02下载
    积分:1
  • 在quartus下搭建的数字锁相环
    在quartus下搭建的数字锁相环,能实现频率自动跟踪。(The digital phase-locked loop built under quartus can realize automatic frequency tracking.)
    2020-06-21 01:00:02下载
    积分:1
  • FPGA产生纳秒脉冲
    FPGA产生纳秒脉冲,可用于驱动激光雷达
    2023-04-15 01:15:04下载
    积分:1
  • jianpan
    说明:  一个简单的键盘接口模块程序,对键盘输入的数据和时钟信号进行过滤。过滤后的数据信号PS2Df将被送入两个11位移位寄存器中(A simple keyboard interface module program filters keyboard input data and clock signals. The filtered data signal PS2Df will be fed into two 11-bit displacement registers.)
    2020-06-24 02:00:02下载
    积分:1
  • FPGA COMS传感器接口 LCD 移动终端源代码
    用FPGA实现COMS传感器接入,LCD控制,及与ARM通信的源代码,包含matlab仿真及硬件原理图和手册,非常全面
    2022-12-10 20:50:03下载
    积分:1
  • vhdl
    说明:  学习vhdl硬件描述语言的一些例子的原代码(VHDL hardware description language to learn some examples of the original code)
    2008-11-11 20:45:37下载
    积分:1
  • SineGen
    Basic VHDL code to create a sine wave generator for an FPGA board.
    2014-01-24 01:04:15下载
    积分:1
  • test-bench
    如何编写测试文件,,test bench的编写方法和是列,,总结的非常好的东西(how to code test bench in verilog)
    2012-03-31 08:38:24下载
    积分:1
  • PCI_Master
    pci协议主模块开发实用代码, 适合初级学习者使用 很不错(pci agreement to develop practical code, very good for junior learners)
    2013-01-10 14:48:24下载
    积分:1
  • 696518资源总数
  • 106215会员总数
  • 5今日下载