登录
首页 » VHDL » 实现了lcd1602显示的功能,可以在lcd上显示“年”字,有利于初学者学习lcd在fpga上显示,采用文本编辑的,利用quartus ii 702...

实现了lcd1602显示的功能,可以在lcd上显示“年”字,有利于初学者学习lcd在fpga上显示,采用文本编辑的,利用quartus ii 702...

于 2022-07-02 发布 文件大小:186.76 kB
0 147
下载积分: 2 下载次数: 1

代码说明:

实现了lcd1602显示的功能,可以在lcd上显示“年”字,有利于初学者学习lcd在fpga上显示,采用文本编辑的,利用quartus ii 702-Achieved lcd1602 display function, you can lcd display " " The word will help beginners learn lcd display in the fpga, using a text editor, using quartus ii 702

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • costas_BPSK
    说明:  文档科斯塔斯环路滤波器。。。。。般若撒根本(wendangsafwrfgvearbeabf)
    2019-10-29 20:06:34下载
    积分:1
  • PWM
    基于FPGA的PWM控制器设计,包含ADC0820模块,按键扫描,PID,PWM控制器等模块,VHDL语言完成,已仿真通过(PWM controller design based on FPGA, including ADC0820 module, key scan, PID, PWM controllers and other modules, VHDL language completed, through simulation)
    2016-05-01 15:05:58下载
    积分:1
  • 8 bit general purpose microprocessor verilog code
    它是一种以地址总线数据总线为结构的8位微处理器,主要由两部分组成:一是控制单元,数据通路控制单元控制微处理器的所有块、寄存器和部件,数据通路由地址和数据通路信号处理组成指令读写加法;
    2022-02-01 07:53:18下载
    积分:1
  • ise
    xilinx的时序约束实验,通过阅读本文档,你可以用全局时序约束来轻松提高已有的项目的系统时钟频率,同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能(Xilinx timing constraints of the experiment, by reading this document, you can use the overall timing constraints to easily enhance existing projects the system clock frequency, at the same time you can also use static timing report after mapping, as well as after placement and routing static timing analysis report to you design performance)
    2007-09-20 14:30:52下载
    积分:1
  • cpld/fpga Integral comb filter (CIC) design
    cpld/fpga积分梳状滤波器(CIC)设计-cpld/fpga Integral comb filter (CIC) design
    2022-07-08 17:49:24下载
    积分:1
  • 8051核的vhdl原代码。
    8051核的vhdl原代码。-8051 core VHDL source code.
    2022-04-11 06:02:00下载
    积分:1
  • Verilog_code_for_AWGN
    说明:  verilog实现awgn信道噪声的代码,支持可变的信噪比。利用移位寄存器来实现伪随机序列。(verilog code for implementation of awgn channel noise. support variable snr. use LSFR to implement the pseudo random sequence. )
    2021-01-14 16:48:47下载
    积分:1
  • v3
    说明:  mojo v3 complete eagle schematic
    2018-02-08 22:47:52下载
    积分:1
  • VHDL tutorial for self studying
    VHDL tutorial for self studying
    2022-08-16 11:48:34下载
    积分:1
  • ABS_17_BIT_SOURCE_CODE
    说明:  多摩川绝对值编码器的NRG协议源代码,我们公司用的,我修改的解码程序(Tamagawa NRG absolute encoder protocol source code, used by our company, I modified decoding process)
    2009-07-30 21:06:58下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载