网站首页

一款240＊128的LCD模块在ALTERA　FPGA　NIOS中的应用，自己写的AVALON总线IP，包括所有源码，可轻松用于NIOS中，供大家参考...

于 2022-07-03 发布文件大小:12.92 kB

 0  149

下载积分: 2 下载次数: 1

我要下载

代码说明：

一款240＊128的LCD模块在ALTERA　FPGA　NIOS中的应用，自己写的AVALON总线IP，包括所有源码，可轻松用于NIOS中，供大家参考-A 240* 128 LCD module in the ALTERA FPGA NIOS application, write your own AVALON Bus IP, including all source code can be easily used in NIOS for reference

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

tcp_ip_core_w_dhcp_latest.tar
以太网协议 TCP/IP/DHCP协议verilog实现(Ethernet IP/TCP/DHCP verilog source code)

2018-08-23 14:35:01下载

积分：1
New FPGA
基于FPGA的新型数据位同步时钟提取(CDR)实现方法-New FPGA-based data bit sync clock extraction (CDR) method

2023-03-23 03:30:04下载

积分：1
verilog_DATA_displays
使用verilog语言，滚动显示“verilog”字符串程序代码及相关说明(Using verilog language, scrolling display " verilog" string code and instructions)

2014-01-16 10:49:55下载

积分：1
baseband_verilog
verilog实现的基带信号编码，整个系统分为六个模块，分别为：时钟模块,待发射模块,卷积模块,扩频模块,极性变换和内插模块,成型滤波器(verilog implementation baseband signal coding, the entire system is divided into six modules, namely: the clock module, to be launched modules, convolution module, spread spectrum modules, polarity transform and interpolation modules, forming filter)

2009-10-08 10:19:34下载

积分：1
FPGA
verilog编写的QPSK发射机的ＦＰＧＡ部分，已经过验证，完全达到要求。调制矢量误差４％(QPSK transmitter verilog prepared by the FPGA portion, has been proven, fully meet the requirements. Modulation vector error of 4 )

2013-10-08 14:58:23下载

积分：1
VHDL tutorial for self studying
VHDL tutorial for self studying

2022-08-16 11:48:34下载

积分：1
国外的VHDL应用例子，大家可一好好参考一下！
国外的VHDL应用例子，大家可一好好参考一下！-abroad VHDL Application examples, we can make reference to a properly!

2022-01-25 20:56:43下载

积分：1
VHDL语言100例详解，北京理工大学ASIC研究生出版，这里是1
VHDL语言100例详解，北京理工大学ASIC研究生出版，这里是1-20个examples-VHDL language of 100 cases explain, Beijing Institute of Technology, Graduate ASIC published examples here is 1-20 months

2022-05-22 16:09:28下载

积分：1
Embedded System multiplier test report including source code language used VHDl
嵌入式系统的乘法器试验报告包括源代码用VHDl语言编写-Embedded System multiplier test report including source code language used VHDl

2022-03-26 04:15:28下载

积分：1
RapidIO_avalonst
RapidIO：使用Avalon-ST直通接口的实现方法，可以在fpga上实现(rapidio altera)

2017-05-31 22:50:11下载

积分：1

696518资源总数
106174会员总数
31今日下载

一款240＊128的LCD模块在ALTERA　FPGA　NIOS中的应用，自己写的AVALON总线IP，包括所有源码，可轻松用于NIOS中，供大家参考...

0 个回复

热门标签

热门下载

一款240＊128的LCD模块在ALTERA FPGA NIOS中的应用，自己写的AVALON总线IP，包括所有源码，可轻松用于NIOS中，供大家参考...

0 个回复

热门标签

热门下载

一款240＊128的LCD模块在ALTERA　FPGA　NIOS中的应用，自己写的AVALON总线IP，包括所有源码，可轻松用于NIOS中，供大家参考...