-
GFP
这是一个EOS项目中的GFP成帧结构，能够容错，可以配置字节域(This is an EOS project GFP Framing structure, be able to fault-tolerant, can be configured byte domain)
- 2009-03-26 10:58:49下载
- 积分：1
-
Microsoft-Word--(11)
信号源模块源程序,可以实现程序模块的实现，然后发生需要的程序(Source module source code, you can achieve the realization of the program modules, and the occurrence of the required procedures)
- 2014-12-30 11:12:32下载
- 积分：1
-
FPGA的I2S接收模块 audio_in_buff
说明： 用于FPGA的I2S接收模块，仅供学习和参考(audio-i2s receive.use fpga.)
- 2019-04-21 12:11:23下载
- 积分：1
-
Verilog prepared practical multi
verilog编写实用多功能电子表-Verilog prepared practical multi-function electronic Table
- 2022-04-23 06:46:24下载
- 积分：1
-
suzimiaobiao
数字秒表的实现，我还写个具体的过程要求等，(there is function of clock,it very useful)
- 2011-09-20 14:28:30下载
- 积分：1
-
ＲＳ编码在ＦＰＧＡ上实现的理论和方法，对设计ＲＳ编码很有帮助，且ＦＯＧＡ资源占有少...
ＲＳ编码在ＦＰＧＡ上实现的理论和方法，对设计ＲＳ编码很有帮助，且ＦＯＧＡ资源占有少-RS coding in the FPGA to achieve the theory and method useful for design RS encoding, and possession of less FOGA resources
- 2022-05-07 12:16:18下载
- 积分：1
-
total
一个简单的后台模板，主要为贵金属直播室有喊单等功能类型的。
ps：由于涉及到iframe本地跨域问题，因此查看时请在服务器上进行审阅。(A simple background template, mainly for the precious metal living room, such as the type of function.
PS: as a result of the local cross domain problem involved in the iframe, so check it out on the server.)
- 2015-11-18 09:00:49下载
- 积分：1
-
a cycle ruduandency code
实现一个循环冗余码,是老师给的例子，别的同学已经验证-a cycle ruduandency code
- 2023-04-27 23:30:03下载
- 积分：1
-
LFSR模块，单个模块，实现移位寄存器，生成测试用pattern
LFSR模块，单个模块，实现移位寄存器，生成测试用pattern-LFSR
- 2023-05-12 15:15:03下载
- 积分：1
-
一个模拟视频输入转VGA视频输出的Verilog程序，视频解码芯片采用ADV7181B，VGA DAC采用ADV7123，强力推荐...
一个模拟视频输入转VGA视频输出的Verilog程序，视频解码芯片采用ADV7181B，VGA DAC采用ADV7123，强力推荐-an analog video input to VGA video output Verilog procedures, Video decoder chip used ADV7181B, VGA DAC used ADV7123, strongly recommended!
- 2022-03-07 12:48:23下载
- 积分：1
