-
UART(RS232)
用VERILOG语言实现的通用异步串行收发器（RS232收发器），波特率可设置，通讯稳定，已成功应用于实际项目。(VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully applied in actual projects.)
- 2021-04-01 10:59:08下载
- 积分：1
-
提高流水线乘法器的FPGA Karatsuba AES-GCM吞吐量
应用背景在本文中，我们提出了流水线的吞吐量的AES-GCMkaratsuab人基于有限域乘法器。与我们提出的四级子二次有限域乘法器，Ghash功能不在GCM任何瓶颈硬件系统，无论三的AES实现哪一个提高吞吐量的AES-GCM流水线Karatsuba乘法器203（基于BlockRAM SubBytes，复合场SubBytes或基于LUT的SubBytes）。这个提出的AES-GCM芯达到31gbps和39gbps Virtex4吞吐量和Virtex5，分别。实验结果表明，一个单一的现代FPGA芯片能提供超过了认证的AES-GCM 30Gbps的吞吐量，具有高性能计算领域可编程器件的优点系统。关键技术在AES-GCM的两种主要成分（高级加密标准伽罗瓦计数器模式）是一个AES引擎和一个有限域乘法器GF（2128）在通用散列函数（GHash）。因为固有的计算反馈，系统性能通常由有限的基于FPGA实现的已知域乘法器的日期。在本文中，我们目前的吞吐量优化的AES-GCM 4级流水线基于FPGA的Karatsuba-Ofman算法的有限域乘法器。关键流水线乘法器的延时然后匹配的AES实现无论BLOCKRAM SubBytes，流水线复合场SubBytes或基于LUT的字节。AES-GCM吞吐量超过30Gbps上一个单一的Xilinx Virtex芯片。实验结果表明，我们实现迄今为止最有效的AES-GCM FPGA实现。
- 2022-04-10 20:58:26下载
- 积分：1
-
VHDL-DDS
基于FPGA的DDS信号源设计，32位相位累加器，产生可调频率(FPGA-based DDS signal source design, 32-bit phase accumulator to generate tunable frequency)
- 2013-06-27 15:16:15下载
- 积分：1
-
verilog代码uart传输
通过UART进行的低功耗低成本的数据传输TEQ再检查一下它，一旦它的writen用Verilog语言而且它是基于一个协议，你要指定更好的沟通自己的规则
- 2022-01-30 23:50:40下载
- 积分：1
-
通过VHDL语言的例子，通过乒乓球运动FPGA原型楚原型（1章）
应用背景FPGA原型的VHDL例子提供一系列清晰，易于遵循的快速代码开发模板；大量的实际例子来说明和强化的概念和设计技术；现实可实施的项目和测试在Xilinx原型板；深入探索和Xilinx PicoBlaze软核微处理器。关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。
- 2022-03-18 13:19:49下载
- 积分：1
-
hls_bluebook
非常好的catapult学习书, catabult 可用于高级综合，由c产生vhdl/verilog(very nice book for catabult study)
- 2011-08-18 16:15:08下载
- 积分：1
-
fpga-jpeg
包含DCT变换，RGB2YCBCR,JPEG等多个verilog代码及工程(Contains DCT transform, RGB2YCBCR, JPEG and many other verilog code and project)
- 2013-07-02 14:10:16下载
- 积分：1
-
SHUMAGUAN
说明： FPGA 点亮数码管的灯，本例程支持6位数码管，因为我的FPGA开发板是这样子的(The lamp of digital tube illuminated by FPGA)
- 2020-06-18 10:20:02下载
- 积分：1
-
scan_led
FPGA扫描LED显示灯，动态扫描,进行流水显示(FPGA Scan LED indicator lights, dynamic scanning, make the water show)
- 2015-02-16 18:02:16下载
- 积分：1
-
mybch1
说明： 实现（7,4）BCH码的编码和译码。已知生成矩阵和校验矩阵，通过c=m*G进行编码，译码时利用伴随式译码。s=c*H‘，求得伴随式，对应的错误图样找到错误位置，对错误位置进行更正，得到译码结果。(Coding and decoding of (7,4) BCH Codes)
- 2021-04-27 17:28:44下载
- 积分：1
