登录
首页 » Verilog » 用verilog实现电子时钟

用verilog实现电子时钟

于 2022-01-25 发布 文件大小:1.04 MB
0 182
下载积分: 2 下载次数: 1

代码说明:

电子时钟主要能实现如下功能:1、复位开始:时钟按开始按时分秒计时,当计到23:59:59时,跳转到00:00:00   重新开始。2、单击key1:进入时钟设置模式。3、单击key2:依次跳转要设置的位,被选中的位上的数字亮,其他位暗。4、单击key3:在已选择的位加一。5、单击key1:退出设置模式。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DSP_INTERFACE
    DSP与FPGA时序接口模块,已经经过测试,保证读写稳定(The Interface of DSP to FPGA)
    2021-01-08 10:58:51下载
    积分:1
  • 0_09_uart_tx
    说明:  在FPGA板卡上面,通过单个按键实现串口的发送功能,带仿真需要自行修改一下工程配置(On the FPGA board, the sending function of the serial port is realized by a single key, and the engineering configuration needs to be modified by the simulation)
    2020-03-26 08:40:39下载
    积分:1
  • sep_fram_v0.0
    直接序列扩频系统的收发系统,可以进行参数配置(this is a Verilog program )
    2016-03-01 13:22:03下载
    积分:1
  • uart
    可以进行连续uart串口读写999次以上不出错,已经检测成功(It can read and write serial UArt more than 999 times without error. It has been detected successfully.)
    2020-06-15 22:50:02下载
    积分:1
  • i2c_master_bfm仿真模型
    i2c_master_bfm,可以直接使用实现i2c master的仿真功能
    2023-08-23 13:05:03下载
    积分:1
  • axi full 驱动代码
    fpga下使用的ip核代码 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少. 使用 axi full 实现dma功能 占用资源极少.
    2022-06-13 02:12:03下载
    积分:1
  • prac2
    VHDL implementation using mouse and monitor
    2009-06-28 20:10:56下载
    积分:1
  • FPGA
    Verilog 我认为写的非常好的细节书(Verilog In my opinion written details of the book)
    2012-10-03 10:10:46下载
    积分:1
  • Verilog实现的点乘运算
    实现矩阵相乘,即点积运算,为VERILOG语言。可以根据自己的需要改变维数,采用了流水线的结构-Achieve matrix multiplication, ie dot product operations, for VERILOG language. You can change the dimension according to their needs, using a pipeline structure
    2022-11-03 03:10:03下载
    积分:1
  • NiosII_mycpu
    基于NiosII 的SOC FPGA验证系统,适用初学者学习Altra Quartus II软件,以及C语言 veriog,以及MCU调试流程
    2022-03-19 06:31:20下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载