网站首页

user_logic_VGA_Controller，适合于DE2开发板，把这个文件夹放在工程目录之中，就可以在SOPC里直接添加VGA_Controller I...

于 2022-07-06 发布文件大小:69.31 kB

 0  103

下载积分: 2 下载次数: 1

我要下载

代码说明：

user_logic_VGA_Controller，适合于DE2开发板，把这个文件夹放在工程目录之中，就可以在SOPC里直接添加VGA_Controller IP核了，很方便使用。-user_logic_VGA_Controller. suitable for Dictyophora development board, this folder on the project directory, it can be added directly SOPC Lane VGA_Controller IP core, very convenient to use.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FPGA_Timing_Constraints_byCamp
简要地说明时序约束的内容，对入门级的朋友相当起到引导的作用(Briefly describes the content of timing constraints on entry-level friends rather play a guiding role)

2013-10-30 23:20:53下载

积分：1
world clock
世界时钟，最简单的vhdl的fpga设计，是vhdl语言的入门级，jigon供参考娱乐

2022-01-28 20:54:25下载

积分：1
cpu微命令vhdl源代码
cpu微命令vhdl源代码-cpu-order VHDL source code

2022-12-11 18:20:03下载

积分：1
Shift_reg
一个简单移位寄存器代码，verilog HDL编写(a simple shift register example，write with verilog HDL)

2012-03-26 21:36:01下载

积分：1
io_uart
verilog设计的32位IO口扫描后通过串口发送到计算机(Verilog design of 32 bit IO export after scanning through the serial port to the computer)

2012-12-27 00:05:01下载

积分：1
The use of Altera' s FPGA
使用Altera公司的FPGA进行VHDL开发。使用quartus2 9.0软件在EP1C3T144C8开发板上用硬件描述语言实现一个RAM存储器。-The use of Altera" s FPGA-VHDL development. Use quartus2 9.0 software EP1C3T144C8 development board with hardware description language to achieve a RAM memory.

2023-04-02 08:45:02下载

积分：1
longxin
龙芯CPU+IP+资源简介，希望大家能够了解自己开发的芯片。(Godson CPU+ IP+ Resource profile, hope that we can understand their own chips.)

2008-12-10 19:55:39下载

积分：1
Verilog
用Verilog实现一个基于Mesh拓扑结构的路由器网络(Using Verilog to implement a router network based on Mesh topology)

2021-03-25 15:49:14下载

积分：1
XAPP_585
XAPP585 serdes_1_to_7 and serdes_7_to_1 data

2021-02-04 13:49:57下载

积分：1
USB 1.1 IP
USB 1.1 IP-CORE和设计范例 VHDL源代码-Sample program for USB1.1 IP core design, VHDL source code

2022-05-24 18:47:17下载

积分：1

696518资源总数
105721会员总数
0今日下载

user_logic_VGA_Controller，适合于DE2开发板，把这个文件夹放在工程目录之中，就可以在SOPC里直接添加VGA_Controller I...

0 个回复

热门标签

热门下载