-
数字相位
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input frequency (receive data), Fo (Q5) is the local output frequency. Objective is to extract data input clock signal (Q5), its frequency and data rate line, the clock rising edge of the lock data the rising and falling edge; top-level document is PLL.GDF
- 2023-05-28 08:00:03下载
- 积分：1
-
eda技术与vhdl课件,很经典的学习课件
eda技术与vhdl课件,很经典的学习课件-VHDL EDA technology and courseware, it is a classic learning courseware
- 2022-05-18 23:44:31下载
- 积分：1
-
prueba
Test for VHDL just a student version
- 2016-11-17 18:49:33下载
- 积分：1
-
xilinx 开发板程序，LED灯控制程序
xilinx 开发板程序，LED灯控制程序-Xilinx development board procedures, LED lamp control procedures
- 2022-08-08 23:14:07下载
- 积分：1
-
8.4-ADC0809-VHDL-control-program
基于VHDL语言，实现对ADC0809简单控制(Based on VHDL language, to achieve the ADC0809 simple control)
- 2011-11-29 08:43:07下载
- 积分：1
-
FFTbased-on-FPGA
基于FPGA的快速傅里叶变换。使用ISE软件以及MATLAB验证。(FFT based on FPGA)
- 2014-09-25 12:51:52下载
- 积分：1
-
verilog实现自动售货机
说明： 能实现输入0.5 1 5块钱的累加，然后对应购买的商品价格进行比较，显示找的钱数或错误灯(MY English is very good)
- 2019-01-09 13:35:02下载
- 积分：1
-
Interface design between microprocessor and cpld ,suit for IC design and applica...
cpld与单片机接口设计,利于电子设计及应用- Interface design between microprocessor and cpld ,suit for IC design and application
- 2022-03-25 22:52:32下载
- 积分：1
-
cpld下在线资料ByteBlaster
cpld下在线资料ByteBlaster-CPLD under the online information ByteBlaster
- 2022-04-14 21:44:13下载
- 积分：1
-
DS18B20的FPGA实现
基于FPGA的 温度传感器 DS18B20接口设计-FPGA DS18B20
- 2022-12-27 18:10:03下载
- 积分：1
