登录
首页 » Verilog » cpu32 _加法器

cpu32 _加法器

于 2022-07-07 发布 文件大小:9.83 MB
0 86
下载积分: 2 下载次数: 1

代码说明:

介绍 verilog 语言,用于实现包括乘法计算两个 32 位数字。在码,我输入我的 CWID 和 41411 来验证功能。您可以更改要计算不同的值的十六进制文件。体系结构 ︰ 携带-波纹 + 进位跳跃。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • DDS_AD9910
    说明:  用 AD9910实现的DDS 线性调频信号,调试已通过 可以使用(DDS LFM signal realized by ad9910 has passed debugging and can be used)
    2019-10-23 15:36:06下载
    积分:1
  • uartfifo使用fifo进行uart通信
    使用verilog HDL语言进行编写,通过FIFO缓存,使用uart串口,与上位机进行通信。在本示例中,FPGA向上位机发送的数据每次加一,并在串口调试助手中显示,可以观察相关现象。
    2022-02-21 18:02:35下载
    积分:1
  • ENDAT2.2-Code
    海德汉绝对式编码器代码,VHDL语言编写(Heidenhain absolute encoder code, VHDL language)
    2021-04-26 11:18:45下载
    积分:1
  • 自己写的Verilog实现状态机1101;用于Xilix的Basis2 开发板。
    本实列自己写的状态机1101序列检测,已经在modesim上面测试通过,使用两个always块,一个写组合逻辑电路,一个为时序逻辑电路。需要的可以看看
    2022-12-12 04:40:03下载
    积分:1
  • RGMII测试程序
    RGMII测试程序,在板子测试验证过,可以使用,初学者可以参考下
    2022-03-19 00:31:59下载
    积分:1
  • FSK
    2FSK的matlab仿真,叠加了高斯白噪声(2FSK matlab simulation, superimposed on a Gaussian white noise)
    2021-04-13 02:58:56下载
    积分:1
  • This code is used for mpeg-2 encode,transform 188bit to 204bit(RS code)
    2023-08-30 09:30:03下载
    积分:1
  • lecg_局部增强的时钟门控
    这是一个关于的RTL时钟门控技术LECG此源代码是在门控时钟的应用LECG技术
    2022-03-02 23:58:15下载
    积分:1
  • i2C verilong slave&master 代码分析
    I2C verilong code  详细代码分析,根据协议每一步都有分析,进过验证,代码分slave和master部分,代码比较成熟
    2023-09-05 20:50:03下载
    积分:1
  • 20190717
    uart documentation, july 17, 2019. the document describes the basics of verilog programming and how to implement them on an fpga device
    2020-06-21 21:40:01下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载