登录
首页 » Verilog » AMBA BUS AHB/APB 的Verilog实现

AMBA BUS AHB/APB 的Verilog实现

于 2022-07-07 发布 文件大小:17.07 kB
0 103
下载积分: 2 下载次数: 2

代码说明:

AMBA BUS AHB/APB 的Verilog实现 包含AHB Arbiter,AHB-APB Bridge,AHB ROM Slave,AHB RAM Slave 来自g2 Microsystems Pty. Ltd.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • RS485
    verilog开发FPGA,实现RS485串口通信(RS485 driver for FPGA )
    2021-02-08 06:49:54下载
    积分:1
  • 指令Cache的verilog代码
    16位cpu的icache verilog实现代码,每行4个字,并且通过字节寻址,映射方式为直接映射,使用查表法。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。
    2022-11-02 18:00:03下载
    积分:1
  • DS18B20
    DS18B20温度传感器的基于FPGA的编程通信,使用VHDL语言(DS18B20 temperature sensor based FPGA programming communication with VHDL)
    2012-07-16 19:10:29下载
    积分:1
  • fpga--lpass
    基于FPGA的数字低通滤波器 。。。。。(FPGA-based digital low-pass filter。。。。。)
    2021-04-24 08:28:47下载
    积分:1
  • rake
    使用matlab实现cdma 系统的rake接收机,比较最大比合并,等增益合并和选择性合并接收算法的性能(脢 鹿 脫脙matlab脢渭脧脰cdma 脧渭脥 鲁 渭脛rake 陆 脫脢脮 禄煤 拢 卢 卤 脠 陆 脧 脳 卯)
    2021-04-19 14:38:51下载
    积分:1
  • 01_基于ZYNQ的FPGA基础入门
    说明:  VIVADO SOC 使用文档 基于zynq 7020(vivado soc example text of zynq)
    2020-06-17 12:00:01下载
    积分:1
  • bingchuan
    说明:  简单的vhdl的四位并串转换程序,可以实现数据的并串转换(Simple vhdl string of four and the conversion process, can convert the data and the string)
    2011-04-02 12:16:35下载
    积分:1
  • systolic
    实现QR_RLS算法,基于fpga 的非线性功放的dpd实现(realize QR_RLS)
    2012-02-24 10:07:34下载
    积分:1
  • 基于DE2的直接数字频率合成(DDS)设计
    DDS建立在采样定理基础上,首先对需要产生的波形进行采样,将采样值量化后存入查找表,然后通过地址将数据读出,再经过 D/A得到模拟量。以输出正弦波为例,,A 是幅度,使用乘法器得到,我们主要是控制相位,即控制频率与初相。等时间间隔输出,可以视为相位是累加变化的。相位输出就是ROM 的地址信号,通过改变步长K,达到控制频率的效果。
    2022-08-06 17:33:42下载
    积分:1
  • vbyuanma
    示波器的源码,基于串行口的,(oscilloscope source code, based on the serial port,)
    2007-04-18 19:11:22下载
    积分:1
  • 696518资源总数
  • 105563会员总数
  • 11今日下载