登录
首页 » Verilog » verilog编写的248分频器

verilog编写的248分频器

于 2022-07-09 发布 文件大小:35.83 kB
0 217
下载积分: 2 下载次数: 1

代码说明:

用verilog hdl编写的248分频器,有助于对verilog编程语言的了解,可直接用于FPGA编程

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • stm8uart
    Demo program for use UART STM8S
    2013-09-05 03:18:35下载
    积分:1
  • Code-Verilog
    this is code verilog
    2012-05-09 22:02:56下载
    积分:1
  • ad73311
    AD73311芯片的控制和数据程序,用于控制音频AD芯片。(AD73311 chip control and data program)
    2021-02-01 23:20:00下载
    积分:1
  • mu0
    基于Xilinx Spartan6的 一个简单的CPU MU0 VHDL(Based on a simple CPU Xilinx Spartan6 of MU0 VHDL)
    2020-12-07 08:29:22下载
    积分:1
  • project_comfinal
    it can add two numbers and shows the answer
    2019-05-28 19:16:02下载
    积分:1
  • sawtooth-waveform
    在FPGA中产生的频率可调的锯齿波型信号发生器(The frequency of the FPGA to generate the sawtooth waveform signal generator adjustable)
    2011-08-01 08:54:11下载
    积分:1
  • ioRWTest
    C6000系列之6701开发板相关文件及说明(C6000 Series of 6701 development board-related documents and notes)
    2008-04-17 17:08:58下载
    积分:1
  • automachine
    自动售货机的状态机实现 自动售货机的状态机实现(this is a automachine)
    2011-07-06 13:40:28下载
    积分:1
  • emif2axi_v1_00_a
    emif接口转axi接口,在多个项目中使用,功能完善(EMIF interface to Axi interface, used in many projects, perfect function)
    2020-12-01 15:29:26下载
    积分:1
  • Digital-clock
    数字时钟6位数码管显示。主要器件为74ls48和74ls160 /74ls161。功能:1.显示时、分、秒。2. 可以24小时制或12小时制。3. 具有校时功能(Digital clock six digital tube display. Main components of 74ls48 and 74ls160/74ls161. Features: 1. Shows hours, minutes, seconds. (2) a 24-hour or 12-hour clock. 3 a school function)
    2013-07-18 18:11:44下载
    积分:1
  • 696518资源总数
  • 106222会员总数
  • 14今日下载