登录
首页 » Verilog » FPGA、Verilog浮点计算加减乘除

FPGA、Verilog浮点计算加减乘除

于 2022-05-08 发布 文件大小:1.96 kB
0 92
下载积分: 2 下载次数: 1

代码说明:

FPGA、Verilog浮点计算加减乘除四则运算

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • zybo 音频播放
    zybo audio 音频播放,可以实现在pc端播放音乐然后在zybo上放出来,通过改变寄存器也可以从麦克风上我们自己说话然后通过音频口放出来
    2022-07-04 17:15:15下载
    积分:1
  • multiplier_interface
    verilog 写的工程,是个基于流水线的乘法器(verilog write the works, is based on a pipelined multiplier)
    2012-09-21 10:04:54下载
    积分:1
  • UART_Send_handle
    这是一个很好的基于verilog的串口通信422模块,已经经过多次验证,绝对可靠,可直接使用,本人已在工程中多次使用,无误差(This is a good serial communication based on Verilog 422 module, has been repeatedly verified, absolutely reliable, can be used directly, I have repeatedly used in the project, no error)
    2021-04-07 15:49:01下载
    积分:1
  • LDPC最小和译码算法verilog代码
    此部分verilog代码为ldpc的最小和译码算法verilog源代码。verilog源代码适用于Xilinx和altera开发环境。
    2022-02-05 17:42:10下载
    积分:1
  • cnt10
    用Quartus II开发的一个十进制计数器,包括仿真波形,下载文件,是完整工程。(With the Quartus II development of a decimal counter, including the simulation waveform, download files, is the complete project.)
    2011-05-23 21:50:52下载
    积分:1
  • wrpc-v2.0_src.tar
    About 1588 PTP protocol xillinx FPGA running code and Software application, and to introduce documents, want to help everyone
    2021-04-14 16:38:55下载
    积分:1
  • uart
    使用FPGA实现UART收发。支持多种波特率。(Using FPGA to achieve UART transceiver.)
    2020-11-07 15:29:50下载
    积分:1
  • rs(7,3)verilog编码
    实现方法大同小异,这个亲测仿真无误,内含有全部quartursII文件
    2022-02-15 21:08:59下载
    积分:1
  • FCFS_PROJECT_A
    FCFS (First Come First Served) with Database
    2014-10-09 20:23:32下载
    积分:1
  • FPGA_正反_可变步长_计数器
    实现了一个3-10步长可变,正反向计数器,已在Spartan3E    250板子上成功实现
    2022-02-02 19:14:18下载
    积分:1
  • 696518资源总数
  • 105559会员总数
  • 1今日下载