-
vga 控制器
这是语言代码的 vga 控制器，为使用 fpga 德 70 altera 和使用 quartus，
此过程描述的水平像素计数器的操作。同步设置计数器为零 fpga_reset_n 应用时。计数器上的每个像素时钟的上升沿的递增。水平像素计数器的范围是 [0,793]。当计数器达到 793 时，它翻转为零在下一个周期。因此，该计数器有 794 像素时钟的期间。同为 25 MHz 的像素时钟，这一段时间的 31.76 μ s 转化。
- 2022-07-24 06:02:42下载
- 积分：1
-
基于FPGA的LCD1602驱动程序
，笔者准备采用LCD1602字符液晶作为载体，来实现“Hello World”的显示。雷同于前面MCU按键消抖动方案1的C语言代码移植一样，此处我们准备以状态机的方式，移植LCD1602的驱动代码到Verilog HDL中，驱动实现LCD
- 2022-01-25 18:26:34下载
- 积分：1
-
Xilinx
说明： 2020 XILINX Vivado ISE IP License最全最可靠License获取方式。
LDPC,
CPRI,
Turbo,
Polar,
JESD204B/C
HDMI1.4/2.0,
MIPI CSI-2,
MIPI DSI
AXI CAN
AXI USB2.0
SD Card Host
Reed-Solomon Decoder/Encoder
10G Enthernet MAC
25G Enthernet MAC
40G Enthernet MAC
50G Enthernet MAC
100G Enthernet MAC
RS Encoder/Decoder
Display Port/ DP
Video Test Pattern Generator
RapidIO
tri mode ethernet mac(LDPC,
CPRI,
Turbo,
Polar,
JESD204B/C
HDMI1.4/2.0,
MIPI CSI-2,
MIPI DSI
AXI CAN
AXI USB2.0
SD Card Host
Reed-Solomon Decoder/Encoder
10G Enthernet MAC
25G Enthernet MAC
40G Enthernet MAC
50G Enthernet MAC
100G Enthernet MAC
RS Encoder/Decoder
Display Port/ DP
Video Test Pattern Generator
RapidIO
tri mode ethernet mac)
- 2020-03-11 15:40:45下载
- 积分：1
-
Shumaguan
在BASYS3上实现跑马灯的功能。第一LED交替闪烁；第二LED由左至右逐个变亮，再逐个变暗；第三LED由右至左逐个变亮，再逐个变暗；第四LED由两边逐个变亮，再从中间逐个变暗。(Realize the function of the horse light on BASYS3. The first LED flashes alternately; second LED brightens from left to right and then darkens one by one; the third LED turns from right to left, then darkens one by one, and then darkens one by one; fourth LED is brightened by both sides, and then darkening from the middle.)
- 2018-06-21 11:06:16下载
- 积分：1
-
multi8x8
节约资源型 8位*8位 运算VHDL代码，采用串行运算，8 个时钟周期完成一次运算。QUARTUS下已验证(resource conservation-8* 8 Operational VHDL code, using serial computation. 8 clock cycles to complete an operation. QUARTUS has been under test)
- 2006-12-07 13:22:48下载
- 积分：1
-
DE2_70_TV
de2 70 开发板的演示程序，verilog语言编写，视频输入输出(de2 70 development board demo program, verilog language written, video input and output)
- 2013-04-09 19:29:51下载
- 积分：1
-
VerilogHDL
基于verilog convolutional coding
的卷积编码(verilog convolutional coding
)
- 2012-05-09 22:56:42下载
- 积分：1
-
verilog经典设计实例
学习verilog过程中总结的54个经典设计实例，供verilog初学者入门学习，掌握编程技巧。实例包括：计数器、加法器、数据寄存器、锁存器、进程函数，以及小型工程项目如交通信号灯系统，乐曲演奏，简单编码器等设计实例。
- 2023-03-14 22:55:03下载
- 积分：1
-
count4
这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)
- 2013-08-04 09:45:07下载
- 积分：1
-
自己写的_MIPS CPU，根据MIPS指令集设计
自己写的_MIPS CPU，根据MIPS指令集设计，采用verilog编写，一步一步完善，结构简单清晰，可作为教学使用！
- 2022-10-14 13:05:03下载
- 积分：1
