登录
首页 » VHDL » xilinx CTC IPcore 误码率测试

xilinx CTC IPcore 误码率测试

于 2022-07-17 发布 文件大小:211.03 kB
0 105
下载积分: 2 下载次数: 1

代码说明:

xilinx CTC IPcore 误码率测试-xilinx CTC IPcore Bit Error Rate Test

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • CPLD_PWM
    一个在CPLD,EPM70128上实现的PWM控制源程序。(A CPLD, EPM70128 realize the PWM control on the source.)
    2008-07-25 12:43:39下载
    积分:1
  • YCbCr2RGB
    RGB 与YCbCr 颜色空间可以相互转化(RGB and YCbCr color space can be transformed into each other)
    2016-05-01 11:11:43下载
    积分:1
  • 基于Basys3的贪吃蛇小游戏
    基于Basy3的贪吃蛇小游戏,实现了相关功能。(Snake Eating Game Based on Basy3)
    2021-03-10 20:39:26下载
    积分:1
  • wishbone 源代码,opencore
    wishbone 源代码,opencore-wishbone source code, opencore
    2022-05-13 00:28:04下载
    积分:1
  • bingchuan
    说明:  简单的vhdl的四位并串转换程序,可以实现数据的并串转换(Simple vhdl string of four and the conversion process, can convert the data and the string)
    2011-04-02 12:16:35下载
    积分:1
  • bianyuanjiance
    图像采集 VGA输出 图像的边缘 ov7670(V image acquisition VGA output image edge)
    2020-06-21 13:20:06下载
    积分:1
  • avaloncsequencer
    a sequence generator
    2009-07-27 20:59:09下载
    积分:1
  • myuart
    使用verilog语言编写的异步串口模块,带有16级深的FIFO,它与DSP28335的SCI相似,可以帮助初学者更快地理解FPGA和DSP的硬件结构和编程思路(Use verilog language of asynchronous serial port module, FIFO with deep level 16, it was similar with DSP28335 SCI, can help beginners to understand faster the FPGA and DSP hardware structure and programming ideas)
    2013-07-25 11:45:57下载
    积分:1
  • complete with verilog language development USB2.0 IP source code, including docu...
    完整的用VERILOG语言开发的USB2.0 IP核源代码,包括文档、仿真文件-complete with verilog language development USB2.0 IP source code, including documentation, Simulation documents
    2022-08-22 09:20:17下载
    积分:1
  • electronic-lock-and-VHDL-design
    基于Max+Plus II和VHDL的电子密码锁设计(Based on Max+ Plus II electronic lock and VHDL design)
    2011-11-17 10:19:40下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载