网站首页

uart串行口,用Verilog编写的.供大家参考

于 2022-07-17 发布文件大小:9.57 kB

 0  102

下载积分: 2 下载次数: 1

我要下载

代码说明：

uart串行口,用Verilog编写的.供大家参考-uart serial port, using Verilog prepared. For your reference

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

FSK信号发生器，基于VHDL语言，好用的！
FSK信号发生器，基于VHDL语言，好用的！-FSK signal generator, based on the VHDL language, useful!

2022-06-19 14:00:10下载

积分：1
开发环境：maxplus2 a/d convortor
开发环境：maxplus2 a/d convortor-development environment : maxplus2 a/d convortor

2022-01-25 17:46:05下载

积分：1
bingchuan
说明：简单的vhdl的四位并串转换程序，可以实现数据的并串转换(Simple vhdl string of four and the conversion process, can convert the data and the string)

2011-04-02 12:16:35下载

积分：1
3input_xor
用Hspice实现一个三输入异或门，并分析其功耗和延时。(A three input XOR gate is implemented by Hspice, and its power consumption and delay are analyzed.)

2018-06-12 11:06:45下载

积分：1
非常多的verilog实例，对于刚入门者比较有用
非常多的verilog实例，对于刚入门者比较有用-lot of verilog example, just beginners more useful

2022-03-17 16:05:10下载

积分：1
ram32b
VHDL code for 32 byte RAM

2009-06-04 19:50:35下载

积分：1
HUAWEI_FPGA
华为内部资料，华为FPGA全套资料，包括华为的专利设计(Internal information Huawei Huawei FPGA complete information, including Huawei' s patented design)

2020-12-21 18:19:08下载

积分：1
receiver
一个LED大屏幕接收卡的完整设计工程,有需要学习LED大屏幕控制的朋友可以参考

2010-02-28 12:18:21下载

积分：1
fwwallace
wallace tree multiplier in verrilog

2013-03-19 00:15:07下载

积分：1
(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过
(2,1,9)卷积编解码器，译码部分采用Vitebi译码算法，设计使用Verilog HDL语言，在Modelsim平台下仿真通过-(2,1,9) convolutional codec, decoding part decoding algorithm used Vitebi design using Verilog HDL language simulation in ModelSim platform through

2022-05-25 02:39:25下载

积分：1

696516资源总数
106415会员总数
3今日下载

uart串行口,用Verilog编写的.供大家参考

0 个回复

热门标签

热门下载