-
FFT
verilog xilinx IP实现FFT仿真(Verilog xilinx IP implementation FFT simulation)
- 2017-03-14 00:15:29下载
- 积分：1
-
数字钟的VHDL源程序，可以实现在学校、年级的壮举…
数字钟的VHDL源程序，可以实现校时，校分等功能，并在试验箱上运行成功-The VHDL source code digital clock, you can achieve at school, school grade features, and success in the chamber is running on
- 2022-06-12 19:46:36下载
- 积分：1
-
VHDL数字系统设计工程实践，包含实验的原理，真值表和结构图描述，以及相关的VHDL代码。...
VHDL数字系统设计工程实践，包含实验的原理，真值表和结构图描述，以及相关的VHDL代码。-VHDL digital system design engineering practice, including the principle of the experiment, truth table and chart descriptions, and associated VHDL code.
- 2022-03-31 18:00:55下载
- 积分：1
-
verilog digital stopwatch to achieve accurate to 10ms
verilog实现的数字跑表 精确到10ms-verilog digital stopwatch to achieve accurate to 10ms
- 2022-04-18 11:51:54下载
- 积分：1
-
使用LPM_ROM的实际的例子
使用LPM_ROM的实际的例子-Use of practical examples LPM_ROM
- 2022-10-03 13:00:03下载
- 积分：1
-
MVB_test
此功能是实现曼彻斯特编码的Verilog代码，经过在xilinx sp6上实际运行证实可行。(This function is to achieve the Manchester code Verilog code, through the Xilinx SP6 actual operation proved.)
- 2021-01-03 17:48:56下载
- 积分：1
-
i2c_master_ip_for_nios
i2c master ip for altera nios, add in qsys
- 2018-03-02 14:50:44下载
- 积分：1
-
本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.
本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.-I prepared for the sentinel division, the development of software for the ISE6.2 Xilinx, PAR through simulation.
- 2022-09-14 19:00:03下载
- 积分：1
-
频率计，vhdl语言， ispDesignEXPERT
频率计，vhdl语言， ispDesignEXPERT-Frequency meter, vhdl language, ispDesignEXPERT
- 2022-11-04 19:50:03下载
- 积分：1
-
ProtelDesignInVHDL
说明： Protel中VHDL设计参考,pdf,不错的一本学习VHDL的书(Protel design in VHDL)
- 2009-08-21 11:16:24下载
- 积分：1
