登录
首页 » VHDL » 北大verilog课件,数字集成电路设计入门,从HDL到版图

北大verilog课件,数字集成电路设计入门,从HDL到版图

于 2022-07-24 发布 文件大小:1.42 MB
0 117
下载积分: 2 下载次数: 1

代码说明:

北大verilog课件,数字集成电路设计入门,从HDL到版图-North Verilog courseware, digital IC design entry, from HDL to the map

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 696516资源总数
  • 106415会员总数
  • 3今日下载