登录
首页 » VHDL » 北大verilog课件,数字集成电路设计入门,从HDL到版图

北大verilog课件,数字集成电路设计入门,从HDL到版图

于 2022-07-24 发布 文件大小:1.42 MB
0 98
下载积分: 2 下载次数: 1

代码说明:

北大verilog课件,数字集成电路设计入门,从HDL到版图-North Verilog courseware, digital IC design entry, from HDL to the map

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • performance with rayleigh
    matlab bpsk with rayleigh performance expirement
    2020-06-24 21:40:01下载
    积分:1
  • verilog程序设计教程,适合初学者。
    verilog程序设计教程,适合初学者。-verilog programming tutorial for beginners.
    2023-03-06 05:00:04下载
    积分:1
  • vhdl coding for Carry Select Adder
    这是一个vhdl代码的进位选择加法器及其工作100%。
    2023-08-26 17:05:04下载
    积分:1
  • Blazing-Fiber-grating
    闪耀光栅 有带阻滤波器作用的闪耀光纤光栅,反射角度可以控制(Blazed grating)
    2021-03-27 09:19:12下载
    积分:1
  • 基于FPGA的OFDM信号传输系统VHDL源码
      基于FPGA(Field-Programmable Gate Array)的OFDM(Orthogonal Frequency Division Multiplexing)信号传输系统VHDL源码 use IEEE.std_logic_unsigned.all; package outconverter is constant stage : natural := 3; constant FFTDELAY:integer:=13+2*STAGE; constant FACTORDELAY:integer:=6; constant OUTDELAY:integer:=9; function counter2addr( counter : std_logic_vector; mask1:std_logic_vector; mask2:std_logic_vector ) return std_logic_vector; function outcounter2addr(counter : std_logic_vector) return std_logic_vector; end outconverter; package body outconverter is function counter2addr( counter : std_logic_vector; mask1:std_logic_vector; mask2:std_logic_vector ) return std_logic_vector is variable result :std_logic_vector(counter"range); begin for n in mask1"range loop if mask1(n)="1" then result( 2*n+1 downto 2*n ):=counter( 1 downto 0 ); elsif mask2(n)="1" and n/=STAGE-1
    2022-02-13 14:58:13下载
    积分:1
  • ahb_master_latest.tar
    AHB master总线verilog实现(Implementation of AHB master bus Verilog)
    2020-07-01 22:20:02下载
    积分:1
  • Study the performance of state machine. Rar inspect the performance of state mac...
    状态机的性能考察.rar 状态机的性能考察.rar-Study the performance of state machine. Rar inspect the performance of state machine. Rar
    2023-04-13 19:15:04下载
    积分:1
  • 一个具有同步置,异步清零的D触发器Verilog作业
    设计一个具有同步置1,异步清零的D触发器。 设计一个类似74LS160的计数器(Design an D trigger with synchronous reset 1 and asynchronous reset. Design a counter like 74LS160.)
    2020-06-27 00:40:01下载
    积分:1
  • 这是用VHDL编写的译码程序,程序简单易懂
    这是用VHDL编写的译码程序,程序简单易懂-VHDL prepared decoding procedures that are simple to understand
    2022-01-25 21:28:32下载
    积分:1
  • fir
    vhdl code for fir filter
    2011-02-18 11:51:26下载
    积分:1
  • 696518资源总数
  • 105895会员总数
  • 18今日下载