登录
首页 » VHDL » verilog支持noise噪声的端口port

verilog支持noise噪声的端口port

于 2022-07-25 发布 文件大小:1.31 kB
0 133
下载积分: 2 下载次数: 1

代码说明:

verilog支持noise噪声的端口port, 可以用于仿真运行. 评估噪声影响 Verilog port that supports noise and can be used for simulation run. Evaluate noise effects

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL描述的时钟分频电路,用途广
    VHDL描述的时钟分频电路,用途广-VHDL description of the clock divider circuit, uses widely ...
    2022-03-10 15:35:57下载
    积分:1
  • 一个小液晶的程序。我没写。我只负责设计。
    一个液晶灯的小程序。我没有写信。我只负责调试。适用于ACEXEP1K30QC208-3。我运行模拟器,标记连接销。我接下来在电路板上试了试,没有问题。实验中使用的板兄弟把CLK1的TESTOUT3改成了合唱或0。新人在线帮助是每个人的责任。
    2022-02-09 15:34:18下载
    积分:1
  • 基于FPGA可触控卫星信道模拟器的设计与实现
    说明:  卫星信道模拟器能够模拟卫星信道的传播特性,用于设备的通信调试,节 约研发成本。目前,很多卫星信道模拟器在参数设置上存在问题:有的参数难 以调节;有的采用上位机进行参数设置,通过上位机设置参数需要连接电脑, 适应性差。针对上述问题提出了一种基于FPGA可触控卫星信道模拟器,FPGA 作为算法实现和控制单元,通过控制触摸屏方便快捷的实现参数设置。(Literature of Satellite Channel Simulation Based on FPGA)
    2020-12-10 20:59:20下载
    积分:1
  • MAX48_cn
    MAX481、MAX483、MAX485、MAX487-MAX491以及 MAX1487是用于RS-485与RS-422通信的低功耗收发器, 每个器件中都具有一个驱动器和一个接收器(The MAX481, MAX483, MAX485 The MAX487-MAX491, and MAX1487 low-power transceivers for RS-485 and RS-422 communication, each device has a drive and a receiver)
    2012-07-10 21:28:46下载
    积分:1
  • BCH_EncDec_Matlab
    bch编解码的完整版,本人已经做过fpga实现,就是按照该程序为原型,绝对可运行(bch decoding the full version, I have done fpga implementation is in accordance with the procedure for the prototype, can certainly run)
    2011-10-27 21:55:11下载
    积分:1
  • StepperMotorDrivepinassign
    stepper motor vhdl pin assignments and code
    2011-08-12 23:15:46下载
    积分:1
  • BLAST_QR1
    MIMO系统采用QR检测算法的MATLAT仿真程序(mimo qr)
    2009-07-15 08:09:01下载
    积分:1
  • vhdl 中各种数据类型的转换实现,可以调用函数库实现
    vhdl 中各种数据类型的转换实现,可以调用函数库实现-date type change
    2022-03-18 06:02:30下载
    积分:1
  • Micron_SDRAM_DDR2Simulation_model_Verilog
    DDR2 SDRAM仿真模型,适合于ModelSim下工作,请先阅读readme(DDR2 SDRAM Simulation Model which is suitable for modelsim. Please read readme file firstly.)
    2020-10-29 17:49:57下载
    积分:1
  • float_mult32x32.v
    verilog 语言写的FPGA内部实现硬件浮点乘法器的源码,两个时钟周期完成一次浮点乘法运算(The FPGA language written in Verilog implements the source of the hardware floating point multiplier, and completes the floating point multiplication operation in two clock cycles.)
    2018-07-19 17:33:42下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载