-
gamefive
高精度小数除法器设计与实现。
在FPGA开发板上实现小数除法器，输入输出信号N_in [15:0], D_in[15:0]，N_in[15:0]小于D_in，即被除数小于除数，输出商Q_out[15:0]中Q[15]一定为0，Q[14:0]为商的小数部分。输入和计算结果通过VGA显示。(Precision fractional divider design and implementation. In the FPGA development board fractional divider, input and output signals N_in [15: 0], D_in [15: 0], N_in [15: 0] less than D_in, ie the dividend is less than the divisor, quotient output Q_out [15: 0] in Q [15] necessarily 0, Q [14: 0] for the business of the fractional part. Input and calculation results display by VGA.)
- 2017-01-01 17:32:25下载
- 积分：1
-
rfid new code
In the data management system a significant role of the Data link layer is to convert the unreliable physical link between reader and tag into a reliable link. Therefore, the RFID system employs the Cyclic Redundancy Check (CRC) as an error detection scheme. In addition for reader to communicate with the multiple tags, an anti-collision technique is required. The technique is to coordinate the communication between the reader and the tags. The common deterministic anti-collision techniques are based on the Tree algorithm such as the Binary Tree and the Query Tree algorithms.
- 2019-04-30 16:54:27下载
- 积分：1
-
DW_apb_rtc
verilog实现RTC功能，可直接用于芯片开发中。(verilog achieve RTC function can be directly used for chip development.)
- 2020-12-28 16:49:01下载
- 积分：1
-
TCD1304_drive
FPGA驱动TCD1304AP线阵CCD，并经采集将数据通过串口传输至上位机(FPGA drives TCD1304AP linear CCD, and by collecting the data transmitted through the first bit machine serial)
- 2021-05-15 18:30:02下载
- 积分：1
-
BNN-PYNQ-master
在PYNQ-Z1上搭建二值神经网络(BNN)(Building two value neural network (BNN) on PYNQ-Z1)
- 2018-01-15 11:34:33下载
- 积分：1
-
DES 硬件实现
ＡＥＳ的Ｖｅｒｉｌｏｇ实现源码，速度还可以，ｓ盒使用ｃａｓｅ实现的，ｔｅｓｔｂｅｎｃｈ的测试数据有２百多，已经过验证。在ＤＣ 下跑到８００ｍＨＺ．
- 2022-05-13 06:06:08下载
- 积分：1
-
SPI 主核心
串行外设接口（SPI）是一个序列，同步通信协议，标准的微处理器，微控制器和外围设备。它提供了不同的设备，如微控制器，微处理器，ADC，DAC的接口，Flash存储器等。SPI主 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2023-02-24 09:40:03下载
- 积分：1
-
fpga emif verilog
接口模块，通过对高位地址的编码可实现在一个FPGA中配置四个独立的功能模块，每个功能模块具有一个
带FIFO的输出口和13个独立的可由DSP读写的寄存器，寄存器功能可自定义。模块还包含两个全局寄存器，
可实现全局复位，中断等功能。该
- 2022-02-21 22:19:00下载
- 积分：1
-
VHDL-for-engineers
本书比较系统地介绍了VHDL 的基本语言现象和实用技术全书以实用和可操作
为基点简洁而又不失完整地介绍了VHDL 基于EDA 技术的理论与实践方面的知识
其中包括VHDL 语句语法基础知识第1 章第7 章逻辑综合与编程技术第9 章
有限状态机及其设计第10 章基于FPGA 的数字滤波器设计第11 章多种常用
的支持VHDL 的EDA 软件使用介绍第12 章VHDL 数字系统设计实践介绍第13
章和大学生电子设计赛题的VHDL 应用介绍第14 章全书列举了大量VHDL 设
计示例其中大部分经第12 章介绍的VHDL 综合器编译通过第13 章的程序绝大部分
都通过了附录介绍的EDA 实验系统上的硬件测试可直接使用书中还附有大量程序
设计和实验/实践方面的习题
本书可作为高等院校的电子工程通信工业自动化计算机应用技术电子对抗
仪器仪表数字信号处理图像处理等学科领域和专业的高年级本科生或研究生的VHDL
或EDA 技术课程的教材及实验指导也可作为相关专业技术人员的自学参考书(VHDL for engineers)
- 2013-10-29 09:33:59下载
- 积分：1
-
SPI verilog 源代码
串行外设接口或 SPI 总线是一个同步串行数据链接，一个事实上的标准，由摩托罗拉命名，在全双工模式下运行
。它用于短的距离，单掌握沟通的例如在嵌入式的系统、 传感器和 SD 卡。设备在哪里主设备启动数据帧的主从
请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-03-22 00:33:48下载
- 积分：1
