-
基于nios2的花样灯
基于Qsys的嵌入式软核设计，基于Quartus的顶层模块设计，以及利用简单的C语言在nios2中实现花样灯的程序。实验的芯片是飓风二代，EP2C8Q208C8开发板。
- 2023-09-05 19:50:09下载
- 积分：1
-
RAD4FFTaRAD4iFFT
基4的FFT正变换和反变换程序，速度特快，使用方法简单且在程序注解中标注。带有测试程序，且在多个项目中应用，正确性毋容置疑。(Rad4FFT 和 Rad4iFFT)
- 2020-12-19 12:19:10下载
- 积分：1
-
lanqiu24s8
篮球24s计时。计时器递减计数到零时，数码显示器显示‘0’并停止，同时发出报警信号(basketball 24 seconds)
- 2012-06-11 16:04:01下载
- 积分：1
-
EasyFPGA030例程代码
这个源代码是EasyFPGA030的例程。欢迎大家下载、试用。谢谢大家的支持！
- 2022-02-07 01:41:07下载
- 积分：1
-
pll
fpga配置锁相环完整程序，使用quartus IP核，Verilog语言。(FPGA configuration PLL complete program, Verilog language.)
- 2020-06-20 17:00:01下载
- 积分：1
-
VHDLRS232Slave
本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控
//制器，10个bit是1位起始位，8个数据位，1个结束
//位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实
//现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是
//9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间
//划分为8个时隙以使通信同步.
//程序的工作过程是：串口处于全双工工作状态，按动key1，FPGA向PC发送“21 EDA"
//字符串（串口调试工具设成按ASCII码接受方式）；PC可随时向FPGA发送0-F的十六进制
//数据，FPGA接受后显示在7段数码管上。
//视频教程适合我们21EDA电子的所有学习板(this is a base vhdl for uart progarm.)
- 2013-08-22 10:42:06下载
- 积分：1
-
dct01
Verilog编写的串口通讯下解码状态机(Verilog serial communication prepared under the decoder state machine)
- 2011-01-17 02:40:41下载
- 积分：1
-
vivado2018+IPs
说明： Xilinx Vivado 2018 License File
- 2021-01-19 22:08:41下载
- 积分：1
-
traffic_lights
用Verilog实现的交通信号灯控制，主干道和支路通行的时间不相等(Using Verilog implementation of traffic signal control, the trunk road and the slip is not the same passage of time)
- 2009-03-28 18:31:31下载
- 积分：1
-
I2C slave设计代码
I2C slave功能模块的一种实现方式，简单易根据自己实际需求做修改，已经过FPGA验证可以很好的工作
- 2022-03-20 06:59:34下载
- 积分：1
