网站首页

on a serial data input timing will be based on output data using two procedures

于 2022-07-26 发布文件大小:1.10 kB

 0  112

下载积分: 2 下载次数: 1

我要下载

代码说明：

关于一个串行数据输入根据时序将数据分两路输出的程序 -on a serial data input timing will be based on output data using two procedures

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

VGA的实现
本代码是实现VGA的显示的，在quartus开发环境下能完整的实现VGA的彩色显示，彩色条纹，通过不同按键来实现不同的效果，对于初学者有很大的帮助。

2022-02-16 10:18:55下载

积分：1
VHDL项目设置：FLV
vhdl项目设置： flv的 -VHDL Project Settings: flv

2022-07-18 14:46:43下载

积分：1
《Verilog HDL 程序设计教程》9
《Verilog HDL 程序设计教程》9-"Verilog HDL Design Guide" 9

2022-04-11 23:01:46下载

积分：1
Project_Gbit
pc与fpga之间通过千兆以太网交换机实现网络通信(Network communication between PC and FPGA via Gigabit Ethernet switch)

2020-06-17 20:40:04下载

积分：1
fifoi
基于Xilinx Vertex2的可综合的2048x10位的读写可控制FIFO模块源代码，深度可控(Based on the Xilinx Vertex2 can be integrated 2048x10-bit read and write can control the FIFO module source code, the depth of controllable)

2008-12-19 00:17:51下载

积分：1
FDPIM_Encode
关于语音通信信道调制的程序代码，是论文的仿真程序(About voice communication channel modulation code, the authors of the paper simulation program)

2013-12-11 09:27:39下载

积分：1
VHDL语言写的波形发生器和sine波形发生器
VHDL语言写的波形发生器和sine波形发生器,一共两个文件，通信开发平台专用。这是一个典型的正玄波发生器程序和一个任意波形发生器程序，大家可以参考学习，对于vhdl入门还是很有帮助的-This is a typical wave generator Shogen procedures and an arbitrary waveform generator procedures, Members can take a learning portal for VHDL or helpful

2022-05-29 18:31:54下载

积分：1
spi_test
说明：基于fpga的spi通信测试可与stm32进行spi通信测试(SPI communication test based on FPGA can test SPI communication with stm32)

2020-06-20 21:00:01下载

积分：1
an example HDL
an example HDL-Core with any basic gates.

2022-12-05 05:05:03下载

积分：1
stbc空时编码源码，非常好的程序。verilog程序
stbc空时编码源码，非常好的程序。verilog程序-STBC Space-Time Coding Source, very good program. Verilog program

2022-03-04 18:24:10下载

积分：1

696518资源总数
106174会员总数
31今日下载

on a serial data input timing will be based on output data using two procedures

0 个回复

热门标签

热门下载