登录
首页 » VHDL » 硬件描述语言Verilog

硬件描述语言Verilog

于 2022-07-26 发布 文件大小:999.67 kB
0 143
下载积分: 2 下载次数: 1

代码说明:

硬件描述语言Verilog-Verilog hardware description language

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 通信协议FPGA
    说明:  本设计是基于FPGA的高速并行接口通信接口和协议设计,该设计使用的是8 位并行接口,通过配置FPGA的FIFO寄存器保证了在高速并行下的数据稳定性,在 最终的测试中,该协议能够稳定传输的速度为80Mbps。(This design is based on FPGA high-speed parallel interface communication interface and protocol design, the design uses 8 Bit parallel interface ensures the data stability under high-speed parallel by configuring the FIFO register of FPGA. In the final test, the protocol can stably transmit at 80 Mbps.)
    2020-12-11 11:39:19下载
    积分:1
  • 俄罗斯方块
    说明:  俄罗斯方块游戏,采用Verilog编写,整个工程文件,TFT/VGA显示(Tetris game, written by Verilog, the whole project file, TFT / VGA display)
    2019-12-15 16:56:53下载
    积分:1
  • 1553B_enc_dec
    155B航空总线中曼彻斯特编码和译码模块,亲测可以使用,而且很好用,但是对锁相环的描述不是很仔细(155B Air bus Manchester encoding and decoding modules, pro-test can be used, and it just works)
    2020-12-04 14:49:27下载
    积分:1
  • facman
    一款在Verilog实现的吃豆人游戏,采用VGA接口,在Nexys3开发板上运行无误。(A pac-man game implemented via Verilog, using VGA interface, perfectly run on Nexys 3)
    2021-03-31 07:39:09下载
    积分:1
  • Verilog-Files---551
    Programmable IIR Filter written in Verilog and its respective modules.
    2014-05-30 03:46:09下载
    积分:1
  • 8051参考设计,和其他免费知识产权在8051相比,相对整个D。
    8051参考设计,与其他8051的免费IP相比,文档相对较全,Oregano System 提供-8051 reference design, and other free IP in 8051 compared to relatively entire document, Oregano System for
    2023-01-19 15:30:04下载
    积分:1
  • 用于压缩感知。OMP 是一种算法
    用于压缩感知。OMP 是一种算法
    2023-04-30 08:30:04下载
    积分:1
  • 在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助...
    在VHDL上编写了UART通信协议,对于FPGA开发有很大帮助-In VHDL on the preparation of a UART communication protocol, for FPGA development of great help
    2022-01-25 23:42:19下载
    积分:1
  • tsobbellh
    这是我本人自己开发的可用于256*256大小的图像进行sobel边缘检测的vhd文件,可在QuartusII或MaxplisII下综合与与仿真,并在FPGA上测试过。能进行修改支持其他大小图像的sobeel边缘检测,同时还能实现其它的图像模块化处理算法,例如高斯滤波,平滑等。 (This is my own development vhd file, can be used for 256* 256 size image sobel edge detection under QuartusII or MaxplisII synthesis and with simulation, and tested on FPGA. Can be modified to support other sobeel size image edge detection, while still achieving other image the modular processing algorithms, such as Gaussian filtering and smoothing.)
    2012-08-23 22:17:19下载
    积分:1
  • 429NEW-03-15
    429总线通过FPGA直接实现发送程序,通过Verilog实现(send 429 message by Verilog and FPGA )
    2021-04-23 09:58:48下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载