网站首页

VHDL电子钟的设计

于 2022-08-02 发布文件大小:995.16 kB

 0  84

下载积分: 2 下载次数: 1

我要下载

代码说明：

（1）用HDL设计一个多功能数字钟，包含以下主要功能：精确计时，时间可以24小时制或12小时制显示；（2）日历：显示年月日星期；（3）能用QuartusII软件仿真；

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

关于vhdl的一些例子
关于vhdl的一些例子-on some of the examples of VHDL

2022-01-28 04:13:20下载

积分：1
系统设计
基于数码管独立显示和三色灯的交通指示系统设计(Design of Traffic Indicator System Based on Digital Tube Independent Display and Tri-color Lamp)

2020-06-21 02:00:01下载

积分：1
crc16_8
modbus通讯必须的校验码生成器，可以直接使用(modbus crc16/8 free use)

2020-10-22 10:47:23下载

积分：1
1024
1024点fft verilog hdl-1024-point fft verilog hdl

2022-05-31 03:08:59下载

积分：1
SIREN
An Alarm Project Writen in VHDL for FPGA Devices

2010-10-01 16:37:48下载

积分：1
wishbone
wishbone接口的设计，在交换机和MAC之间建立wishbone接口(the wishbone interface design, wishbone interface between the switch and MAC)

2012-12-05 12:22:24下载

积分：1
ADC-Parameter
外部ADC采集数据，存为数组文件。通过程序读入，然后即可求出ADC的SNR、SINAD、THD、ENOB等。(External ADC data collection, stored as an array of documents. Read through the program, then the ADC SNR, SINAD, THD, ENOB can be calculated.)

2021-03-15 21:39:22下载

积分：1
my_test_rw_pack9
基于Verilog HDL的SDRAM控制器。实验条件：工具：Quartus II 6.0 ,SignalTap II FPGA：Altera Cyclone EP1C12Q240C8N SDRAM：HY57V283220T-6(SDRAM controller based on Verilog HDL. Experimental conditions: Tools: Quartus II 6.0, SignalTap II FPGA: Altera Cyclone EP1C12Q240C8N SDRAM: HY57V283220T-6)

2013-01-31 11:13:26下载

积分：1
A4_Led3
说明： led学习控制l44444444444444(led verilog led ccccccc)

2019-05-06 09:38:14下载

积分：1
VendingMachine
VHDL Vendingmachine source

2013-11-02 06:19:46下载

积分：1

696518资源总数
105547会员总数
4今日下载

VHDL电子钟的设计

0 个回复

热门标签

热门下载