登录
首页 » Verilog » Verilog 小程序源码及测试

Verilog 小程序源码及测试

于 2022-08-03 发布 文件大小:3.80 MB
0 156
下载积分: 2 下载次数: 1

代码说明:

利用Verilog编写的 小程序源码及测试,包括流水灯,交通灯 ,等小程序。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • uartfifo使用fifo进行uart通信
    使用verilog HDL语言进行编写,通过FIFO缓存,使用uart串口,与上位机进行通信。在本示例中,FPGA向上位机发送的数据每次加一,并在串口调试助手中显示,可以观察相关现象。
    2022-02-21 18:02:35下载
    积分:1
  • ADC
    AD转换的Matlab程序,将输入电压转换成时间(脉冲宽度信号)或频率(脉冲频率),然后由定时器/计数器获得数字值(AD conversion of the Matlab program, the input voltage is converted into a time (pulse width signal) or a frequency (pulse frequency), and then to obtain a digital value by the timer/counter)
    2012-12-18 11:01:40下载
    积分:1
  • hgfdg
    Quartus? II 相关的语言 详细介绍了VHDL verilog软件开发过程(Quartus ? II related language detailed introduces the verilog VHDL software development process )
    2011-07-31 00:24:42下载
    积分:1
  • facman
    一款在Verilog实现的吃豆人游戏,采用VGA接口,在Nexys3开发板上运行无误。(A pac-man game implemented via Verilog, using VGA interface, perfectly run on Nexys 3)
    2021-03-31 07:39:09下载
    积分:1
  • Verilog HDL 4bit_processor
    RTL码由控制、alu、寄存器、keych模块等组成。。。
    2023-04-12 17:35:03下载
    积分:1
  • AlteraFPGA_CPLD
    ALTERA FPGA CLPD
    2010-04-11 14:52:36下载
    积分:1
  • 4 位超前进位加法器的设计
    本文阐述了设计的 4 位携带看前方 adder.this 加法器是比较会波及进位加法器的高速度。
    2022-03-24 06:33:28下载
    积分:1
  • 一个verilog的MP3解码项目
    //***********************************************************//data        : 2007-07-11 11:30:00 //version     : 1.0////module name : Mp3Decode////modification history//---------------------------------//firt finish  2006//             2007-07-11  11:30:00   //***********************************************************
    2022-09-17 13:05:02下载
    积分:1
  • 12232-LCD
    12232型号LCD液晶屏显示程序,简单易懂(12232 Model LCD screen display program, easy to understand)
    2013-06-09 10:26:27下载
    积分:1
  • 通信协议FPGA
    说明:  本设计是基于FPGA的高速并行接口通信接口和协议设计,该设计使用的是8 位并行接口,通过配置FPGA的FIFO寄存器保证了在高速并行下的数据稳定性,在 最终的测试中,该协议能够稳定传输的速度为80Mbps。(This design is based on FPGA high-speed parallel interface communication interface and protocol design, the design uses 8 Bit parallel interface ensures the data stability under high-speed parallel by configuring the FIFO register of FPGA. In the final test, the protocol can stably transmit at 80 Mbps.)
    2020-12-11 11:39:19下载
    积分:1
  • 696516资源总数
  • 106481会员总数
  • 12今日下载