-
muxcounter
Multiplexer styles in VHDL
- 2017-09-11 14:06:42下载
- 积分：1
-
50846288C
verilog 硬件编程实现bpsk调制(verilog hardware, programming bpsk Modulation)
- 2009-10-29 20:20:33下载
- 积分：1
-
leadingzero
使用并行结构对32位数据进行前导零检测，使用Verilog编程(Use parallel structure to the 32-bit data, leading zero detection, using Verilog Programming)
- 2010-05-12 10:48:36下载
- 积分：1
-
二维高斯实现的Vhdl代码
这段代码是用来实现二维高斯滤波器的。
- 2022-01-25 17:27:16下载
- 积分：1
-
第7章数字系统设计实例
7.1 半整数分频器的设计
7.2 音乐发生器
7.3 2FSK/2PSK信号产生器
7.4 实用多功能电子表
7....
第7章数字系统设计实例
7.1 半整数分频器的设计
7.2 音乐发生器
7.3 2FSK/2PSK信号产生器
7.4 实用多功能电子表
7.5 交通灯控制器
7.6 数字频率计-Chapter 7 Digital System Design Example 7.1-integer dividers designed Music Generator 7.2 7.3 2F SK/2PSK Signal Generator 7.4 Table practical multi-function electronic traffic signal controllers 7.5 7.6 Digital Cymometer
- 2022-04-12 22:39:11下载
- 积分：1
-
VHDL Programing
VHDL Programing
- 2022-07-03 20:35:05下载
- 积分：1
-
weitb
在数字通信中，通常直接从接收到的数字信号中提取位同步信号，这种直接法按其提取同步信号的方式，大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法，本设计方案就是基于锁相环的位同步提取方法，能够比较快速地提取位同步时钟，并且设计简单，方便修改参数。采用Quartus II设计软件对系统进行了仿真试验，并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。(In digital communication, usually from receiving directly in digital signal extracted a synchronized signal, the direct method according to the extraction synchronized signal way, can be roughly divided into filtering method and phase lock method. Phase lock method is using of phase locked loop to extract a synchronized signal method, the design scheme is based on phase locked loop of a synchronous extraction method and can be quickly extract a synchronous clock, and design simple, convenient modification parameter. The Quartus II design software of the system, and the simulation test Altera Cyclone II FPGA chip to achieve Ep2c5 series.)
- 2020-12-01 10:39:28下载
- 积分：1
-
I2C MASTER
说明： I2C verilog code
I2C僅使用兩個雙向開漏線，串列資料線（SDA）和串列時鐘線（SCL），上拉了電阻。使用的典型電壓是+5 V或+3.3 V（雖然其他電壓系統也是允許的）。
在I2C參考設計中，使用7位或10位（取決於所使用的裝置）位址空間。普通I2C匯流排速度為100 kbit / s的標準模式和10 kbit / s的低速模式，但任意低時脈速率也是允許的。 I2C的最新修訂可以承載更多的節點，並以更快的速度執行[b]。這些速度被更廣泛地使用在嵌入式系統中而不是PC上。I2C也有其他的特性，例如16位元尋址。(I2C verilog code
I2C (Inter-Integrated Circuit))
- 2019-03-20 19:25:23下载
- 积分：1
-
通用存储器VHDL代码库,The Free IP Project VHDL Free
通用存储器VHDL代码库,The Free IP Project VHDL Free-FIFO, Quartus standard library.
-generic VHDL code for memory, The Free Project VHDL IP Free-FIFO, Quartus standard library.
- 2022-05-26 21:22:15下载
- 积分：1
-
高清电子书-Verilog HDL数字系统设计教程4本合集
说明： 高清电子书4本合集-Verilog HDL数字系统设计教程4本合集(Digital circuit design Verilog HDL digital system design)
- 2021-02-03 16:05:58下载
- 积分：1
