登录
首页 » VHDL » Digital Cymometer VHDL procedures and simulation of the file name: plj.vhd.

Digital Cymometer VHDL procedures and simulation of the file name: plj.vhd.

于 2022-08-04 发布 文件大小:97.84 kB
0 98
下载积分: 2 下载次数: 1

代码说明:

数字频率计VHDL程序与仿真 文件名:plj.vhd。 --功能:频率计。具有4位显示,能自动根据7位十进制计数的结果,自动选择有效数据的 --高4位进行动态显示。小数点表示是千位,即KHz。 -Digital Cymometer VHDL procedures and simulation of the file name: plj.vhd.- Function: frequency meter. With four shows that will automatically count seven decimal results, automatic selection of effective data- four for the high dynamic display. Decimal point that is 1000, or KHz.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 经典SOC设计教程
    SOC经典教程,包含案例以及完整的代码等等。(SOC classic tutorial, including cases and complete code, and so on.)
    2020-07-01 22:20:02下载
    积分:1
  • 通过VHDL语言的例子,乒乓球运动的FPGA原型样机(2章)是
    应用背景FPGA原型的VHDL例子提供一系列清晰,易于遵循的快速代码开发模板;大量的实际例子来说明和强化的概念和设计技术;现实可实施的项目和测试在Xilinx原型板;深入探索和Xilinx PicoBlaze软核微处理器。关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。
    2022-08-13 14:19:44下载
    积分:1
  • clock_smg
    自己做的数码管显示的时钟 一个非常简单的FPGA时钟 用累加做的(To do their own digital display clock of the FPGA clock is a very simple to do with the cumulative)
    2011-09-27 21:07:54下载
    积分:1
  • 六个数码码动态扫描接口程序,用VERILOG语言编写的
    六个数码码动态扫描接口程序,用VERILOG语言编写的-Six digital code dynamic scan interface program, using Verilog language
    2022-03-24 21:40:23下载
    积分:1
  • shukongfenpinqi
    数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比,例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的,方法是将计数溢出位与预置数加载输入信号相接即可。(NC NC divider divider design of its function is when the input given different input data, input the clock signal will have different frequency than, for example 3 is to use the NC prescaler count preset value of the adder parallel counter design is completed, the method is to count the number of overflow bit with preset load to the input signal phase.)
    2008-12-13 09:56:51下载
    积分:1
  • FPGA
    基于FPGA实现移位乘法功能,已经验证,十分好用。-FPGA-based multiplication realize shift function, has been verified, is very easy to use.
    2022-02-07 13:03:46下载
    积分:1
  • uart_byte_rx
    说明:  libero soc工程,实现通过串口接收到单字节数据后并返回发送给上位机(Libero SOC project, which realizes receiving single byte data through serial port and sending it back to host computer)
    2020-06-21 09:20:01下载
    积分:1
  • HASH
    hash加速器的verilog实现,也用于fpga或asic(hash verilog rtl )
    2015-01-29 18:48:13下载
    积分:1
  • 串口中断_niosII.rar 解压密码:www.21control.com
    串口中断_niosII.rar 解压密码:www.21control.com
    2023-01-05 21:10:04下载
    积分:1
  • 10_1_hdmi_test
    说明:  fpga的hdmi驱动,只包括视频信号没使用音频线,总体跟DVI控制一样,可参考DVI说明手册进行观看(driver of HDMI using fpga)
    2020-03-01 15:49:44下载
    积分:1
  • 696518资源总数
  • 106235会员总数
  • 12今日下载