-
stopwatch-based-on-VHDL
基于VHDL的电子秒表的设计，使用VHDL语言描述一个秒表电路，利用QuantusII软件进行源程序设计，编译，仿真，最后形成下载文件下载至装有FPGA芯片的实验箱，进行硬件测试，要求实现秒表功能。(Design of electronic stopwatch based on VHDL)
- 2013-11-27 15:42:41下载
- 积分：1
-
交通灯 verilog
有限状态机的交通灯控制，整个项目为工作从 xilinx，ISE 设计套件中添加和配置用于在斯巴达 3，从 digilent 的 nexys 2，具有每个归档文件和项目文件，适合两路交通灯号，交通和行人的要求的传感器。
- 2022-03-21 16:28:42下载
- 积分：1
-
Quartus_17.1破解器_Windows_密码12345
quartus 17.1 安装包，我现在用的就是(Quartus 17.1 installation kit, what I am using now is)
- 2018-09-10 20:13:45下载
- 积分：1
-
DE2_115_Synthesizer
FPGA implementation of simple Multi-tone Electronic Keyboard using DE2-115 board with a PS/2 keyboard and speaker
- 2013-08-20 19:48:32下载
- 积分：1
-
QPSK调制的载波频偏估计 LR_algorithm
QPSK调制的载波频偏估计，是一个可以调用的函数。接收端进行了一系列的处理。经典的L&R法(QPSK-carrier frequence offset estimation_ L&R)
- 2020-06-27 04:40:02下载
- 积分：1
-
DFT
说明： DFT FPGA实现,simulink到vivado(DFT FPAG implement base on simulink and HLS)
- 2020-09-22 18:08:58下载
- 积分：1
-
ambe_rx_tx
AMBE2000的压缩数据输出输入的Verilog代码，实现了自回环（loopback）效果. 希望对学习verilog语言的同学有所帮助。(The Verilog code of AMBE2000. input and output of compressed data to achieve a self-loop (loopback) effect. hope to help the one who is studying the verilog language.)
- 2014-03-19 08:55:46下载
- 积分：1
-
充分验证的iic
充分验证的iic，slave连续接收6byte，开头可以更改设备地址。充分验证的iic，slave连续接收6byte，开头可以更改设备地址。充分验证的iic，slave连续接收6byte，开头可以更改设备地址。充分验证的iic，slave连续接收6byte，开头可以更改设备地址。充分验证的iic，slave连续接收6byte，开头可以更改设备地址。
- 2022-04-18 13:14:21下载
- 积分：1
-
irdecode
自己编写的红外解码子程序，但CPU资源占用较高，作教学示范用途。(prepared their infrared decoding routines, but higher occupancy CPU resources for teaching demonstration purposes.)
- 2006-11-05 13:51:28下载
- 积分：1
-
main
完整的GMSK调制及维特比译码，程序中包括了高斯滤波器的设计，调制相位的计算，并采用了维特比译码算法解调出原始码元，最后计算了其误码率。(Complete GMSK modulation and Viterbi decoding, the program includes a Gaussian filter design, the calculation of the phase modulation, and uses the Viterbi algorithm demodulates the source element, the final calculation of the bit error rate.)
- 2020-11-03 16:19:54下载
- 积分：1
