登录
首页 » Verilog » 移位相加乘法器

移位相加乘法器

于 2022-08-13 发布 文件大小:996.80 kB
0 107
下载积分: 2 下载次数: 1

代码说明:

应用背景此代码是移行为模型和添加乘数随着乘数和被乘数参数比特宽度关键技术Verilog 2001和Xilinx的Spartan 6 FPGA板试验台

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 交通灯 verilog
    有限状态机的交通灯控制,整个项目为工作从 xilinx,ISE 设计套件中添加和配置用于在斯巴达 3,从 digilent 的 nexys 2,具有每个归档文件和项目文件,适合两路交通灯号,交通和行人的要求的传感器。
    2022-03-21 16:28:42下载
    积分:1
  • fm_parcial
    this is a simulation fm in simulink mathlab this is one program with pll
    2012-11-30 10:02:10下载
    积分:1
  • dianziqin
    运用quartus 软件模拟的电子琴,实现按键出现不同音调的音乐。(Quartus software simulation using keyboard, keys appear to achieve different tones of music.)
    2013-07-03 14:57:05下载
    积分:1
  • CameraLink_Oserdes2_test
    40M时钟输入经过iserdes倍频到960M(input 40M o clock and output 960M )
    2014-02-25 14:06:38下载
    积分:1
  • ldpc
    说明:  ldpc的算法介绍及其fpga上硬件实现(Introduction of LDPC algorithm and Its FPGA implementation)
    2020-06-22 20:40:01下载
    积分:1
  • 用Verilog编写8位RS232串口转SPI输出
    利用Verilog语言编写的RS-232串口转SPI的8位数据输出的源程序,里面有详细注释,利用ModelSim进行仿真测试,输入输出数据一样,真实可用。
    2022-01-20 23:14:26下载
    积分:1
  • fifo16_16
    异步的fifo,写时钟和读时钟相互独立,能够对数据进行缓存处理。希望对大家有用(Asynchronous fifo, write clock and the read clock independent of each other, capable of processing the data cache. I hope useful)
    2020-10-26 10:49:59下载
    积分:1
  • ps2键盘输入RS232串口输出(已验证)
    ps2键盘输入, RS232串口输出键值(已验证)
    2022-03-07 06:21:05下载
    积分:1
  • XAPP200_ddr_sdram_64b
    Xapp 200 64 bit DDR SDRAM design files for Xilinx Vertix
    2011-01-19 09:45:06下载
    积分:1
  • 余数数制系统
    反向转换器模量集 {2n + 1、 2n、 2n 1} 提出了。中国剩余定理的简化 为了获得一个反向转换器的使用 mod-{2n-1} 操作。这里的显式使用模量的负担将被丢弃。这些反向转换器用来寻找乘法逆的 RNS 价值。为了限制我们使的范围使用中提出的变换器和最好的相当先进的转换器 cyclone2 fpga 基数 8 展位修改 rns 乘法器。当比较其他转换器此体系结构可节省电力、 地区、 延迟和成本降低
    2022-02-05 02:53:51下载
    积分:1
  • 696518资源总数
  • 105665会员总数
  • 6今日下载