-
DDS数字信号发生器
自己编写的DDS发生器，方波、三角波、正弦波、还可以输入任意的波形文件
- 2023-04-02 22:55:03下载
- 积分：1
-
LCD1602测试程序
说明： 实现对LCD1602的Verilog HDL编程(the program for LCD1602 based on Verilog HDL)
- 2020-06-23 21:00:01下载
- 积分：1
-
Lab2
Simple ALU
Objectives
1. Explore simple ALU structure.
2. Working with components
3. Working with language templates in ModelSim
4. Making a test bench and simulation using ModelSim
- 2017-01-13 19:28:54下载
- 积分：1
-
蓝牙接收器，如果你下载这个我会爱你
应用背景一个很长的啊它允许你从终端连接到HC-06蓝牙模块的FPGA接收比特的数据载体关键技术nexys 2VerilogHC-06电缆电子三XilinxISE乔把rar
- 2022-08-03 05:40:12下载
- 积分：1
-
gwnseq
verilog产生高斯白噪声，gwn_en信号产生使能，gdata是幅度服从高斯分布，功率谱密度为定值的高斯白噪声序列，共10位（现实中只能够做到带限，跟dac输出带宽有关，我的系统只能做到300kHz）(verilog Gaussian white noise, gwn_en signal enabled, gdata amplitude Gaussian distribution, power spectral density of white Gaussian noise sequence value, a total of 10 (in reality can only be band-limited, with dac output bandwidth related, My system can do 300kHz))
- 2014-06-13 13:18:45下载
- 积分：1
-
ddc8chou
8倍抽取的DDC模块。verilog写的，调试通过(failed to translate)
- 2011-12-21 16:25:58下载
- 积分：1
-
Y312448.zip
基于VHDL的SDH专用芯片的TOP-DOWN设计，
内有全套源码以及图片，内容详尽，绝对真实可靠！(VHDL based on the SDH ASIC Design TOP-DOWN, which has a full set of source code, as well as pictures, and detailed, reliable and absolutely true!)
- 2008-05-12 19:21:03下载
- 积分：1
-
FPGA-LCD
关于FPGA针对LCD资源配置，及相关电路层次关系(LCD FPGA)
- 2012-09-18 22:47:41下载
- 积分：1
-
spartan_6
spartan6学习资料，官方资料，用户手册，包括5个主要文件(Spartan 6 Learning Materials, Official Materials)
- 2020-06-17 19:00:01下载
- 积分：1
-
jtag
verilog语言编写的jtag（边界扫描模块），初学的时候可以看看(verilog language jtag (boundary scan module), a novice when you can look)
- 2021-04-27 14:38:44下载
- 积分：1
